数字电路-康华光-03逻辑门电路概要
《数字电路》教学大纲
《数字电路》课程教学大纲一、课程基本信息英文名称Digital Circuit 课程代码PHYS2017课程性质专业选修课程授课对象物理学学分3学分学时54学时主讲教师修订日期2021.9指定教材康华光，《电子技术基础.数字部分》，高等教育出版社，2013年二、课程目标（一）总体目标知识目标：使学生掌握数字逻辑的基本知识及数字逻辑电路的分析方法和设计方法，以及若干典型的中、小规模集成电路的功能及应用，具备一定的数字电路分析和设计能力。
能力目标：培养学生分析电路问题和解决电路问题的能力，为以后深入学习电子技术某些领域中的内容，以及为电子技术在专业中的应用打好基础。
素质目标：掌握辩证唯物主义基本原理，建立科学的世界观和方法论，培养学生在电子技术方面的工程素养为目标。
（二）课程目标：课程目标1：掌握逻辑代数和数字逻辑电路的基础知识，能将其用于实际工程问题的分析课程目标2：具备对数字逻辑器件的特性和功能进行分析的能力，能够对组合逻辑电路和时序逻辑电路进行描述和分析。
课程目标3：具备对数字逻辑电路进行初步设计的能力，能运用基本原理和方法，根据设计要求完成数字逻辑电路（组合逻辑电路、时序逻辑电路）的设计。
（三）课程目标与毕业要求、课程内容的对应关系表1：课程目标与课程内容、毕业要求的对应关系表课程目标对应课程内容对应毕业要求课程目标1 第一章数字逻辑概论第二章逻辑代数与硬件描述语言第三章逻辑门电路第五章锁存器和触发器毕业要求3：了解物理学与其他学科、社会实践的联系。
毕业要求8：具有自主学习和终身学习意识和社会适应能力。
课程目标2 第四章组合逻辑电路第六章时序逻辑电路毕业要求3：了解物理学与其他学科、社会实践的联系。
毕业要求8：具有自主学习和终身学习意识和社会适应能力。
课程目标3 第四章组合逻辑电路第九章脉冲波形的变化与产生第十章时序逻辑电路毕业要求3：了解物理学与其他学科、社会实践的联系。
毕业要求7：具有课题调研、设计、数据处理和学术交流能力。
数电康华光版第三章PPT课件
tr td
CHENLI
ts tf
15 开通时间 ton= td+tr td –延迟时间 tr –上升时间
关闭时间 toFF= ts+ tf ts–存储时间 tf-下降时间
t
开关时间随管子类型的不同而不同， 一般为几十～几百纳秒。开关时间越短， 开关速度越高。一般可用改进管子内部 构造和外电路的方法来提高三极管的开 关速度。
结论：二极管的开通时间与反向恢复时间相比很小， 可以忽略不计。二极管的动态特性主要考虑反向恢 复时间。
CHENLI
end
2.2 BJT的开关特性
11
1. BJT的开关作用 2. BJT的开关时间
CHENLI
2.2 BJT的开关特性
12
1. BJT的开关作用
IBS=VCC/Rc ICS= VCC/Rc CE＝VCES≈0.2V
VCC L0 +5H1V L0 +5H1V +5L0V +5H1V L0 +5H1V
VLL L0 L0 L0 L0 L0 L0 L0 +5H1V
2.3.2 二极管或门电路
D1 A
D2 B
D3 C
20
A B
>?1 L=A＋B＋C
L
C
R
3kW
或逻辑符号
二极管或门电路
CHENLI
2.3.2 二极管或门电路
•反向恢复时间一般在纳秒数量 级。
CHENLI
P区的电子 浓度分布
N 区的空穴 浓度分布
二、二极管的动态特性
1.二极管从反向截止到正向10导通的过程
•二极管从截止转为正向导通所需的时间称为开通 时间。
•原因是：PN结加正偏电压时，其正向压降很小， 比VF小得多，故电路中的正向电流IF VF / RL 。 主要由外电路参数决定。
数字电路康华光
EI
Y2
I4 1 I5 2 I6 3 I7 4 EI 5 Y2 6
Y1 7 GND 8
16 VCC 15 EO
14 GS
13 I3 12 I2 11 I1 10 I0 9 Y0
优先编码器CD4532功能表
使能输入端EI
使能输出端EO 状态标志GS
输入
输出
EI
I7
I6
I5
I4
I3
I2
I1
I0 Y2 Y1 Y0 GS EO
输入
输出
使 能
选择
Y
Y
E S2 S1 S0
H XXX L H
Y S2 S1 S0 D0 S2 S1 S0 D1 S2 S1 S0 D2 L L L L D0 D0
S2 S1S0 D3 S2 S1 S0 D4 S2 S1S0 D5 S2 S1 S0 D6 S2 S1S0 D7
L L L H D1
Y1 Y0 4线——2线
I3 I2 I1 I0 由逻辑符号知电路的特点： 0编码有效，输出两位二进制原码。
1）电路中的I0 端可以去掉，
因为当I3I2I1 = 111时，必然输出0的两位代码00，
所以，I0 端叫做“隐含端”
2）若电路符号如右 表示电路特点为：
Y1 Y0 4线——2线0编码 Nhomakorabea效， 输出两位二进制反码。
11 X 0 X 0
10 X X 1 X
Y0 I1I0 I3I2 00 01 11 10
00 X X X X 01 X X 1 X
11 X 1 X 0
10 X X 0 X
Y1=I3I2
Y1=I3I2 Y0=I3I1 Y0=I3I1
康华光《数字电子技术》第五版 课件 第03章 逻辑门电路01
逻辑门电路3 逻辑门电路3.1 MOS逻辑门电路3.2TTL逻辑门电路*3.3 射极耦合逻辑门电路射极耦合逻辑门电路*3.4 砷化镓逻辑门电路砷化镓逻辑门电路3.5逻辑描述中的几个问题逻辑门电路使用中的几个实际问题3.6 逻辑门电路使用中的几个实际问题*3.7用VerilogHDL描述逻辑门电路3.逻辑门电路教学基本要求：1、了解半导体器件的开关特性。
2、熟练掌握基本逻辑门（与、或、与非、或非、异或门）、三态门、OD门（OC门）和传输门的逻辑功能。
3、学会门电路逻辑功能分析方法。
4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门数字集成电路简介3.1.1 数字集成电路简介3.1.2 逻辑门的一般特性逻辑门的一般特性及其等效电路3.1.3MOS开关开关及其等效电路3.1.4CMOS反相器3.1.5CMOS逻辑门电路门电路3.1.6CMOS漏极开路门和三态输出漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数1 、逻辑门逻辑门::实现基本逻辑运算和复合逻辑运算的单元电路。
2、 逻辑门电路的分类二极管门电路三极管门电路TTL 门电路MOS 门电路PMOS 门CMOS 门逻辑门电路分立门电路集成门电路NMOS 门3.1.1 数字集成电路简介数字集成电路简介1.CMOS 集成电路集成电路::广泛应用于超大规模、甚大规模集成电路4000系列74HC 74HCT 74VHC 74VHCT 速度慢与TTL 不兼容抗干扰功耗低74LVC 74VAUC 速度加快与TTL 兼容负载能力强抗干扰功耗低速度两倍于74HC 与TTL 兼容负载能力强抗干扰功耗低低(超低超低))电压速度更加快与TTL 兼容负载能力强抗干扰功耗低74系列74LS 系列74AS 系列74ALS2.TTL 集成电路集成电路::广泛应用于中大规模集成电路3.1.1 数字集成电路简介3.1.2 逻辑门电路的一般特性1. 1. 输入和输出的高、低电平输入和输出的高、低电平 v O v I 驱动门G 1负载门G 2 11输出高电平的下限值 V OH(min OH(min))输入低电平的上限值输入低电平的上限值V IL(max IL(max))输入高电平的下限值输入高电平的下限值 V IL(min IL(min))输出低电平的上限值 V OH(max OH(max))输出高电平+V DD DDV OH OH((min )V OLOL((max max)) 0G 1门v O 范围v O输出低电平输入高电平V IH IH((min ) V IL IL((max max)) +V DD DD 0G 2门v I 范围输入低电平v IV NH —当前级门输出高电平的最小值时值时允许负向噪声电压的最大值允许负向噪声电压的最大值允许负向噪声电压的最大值。
康华光《电子技术基础-数字部分》(第5版)笔记和课后习题(含考研真题)详解
第1章 数字逻辑概论1.1 复习笔记一、模拟信号与数字信号 1．模拟信号和数字信号 （1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。
（2）数字信号 与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。
表示数字量的信号称为数字信号，工作于数字信号下的电子电路称为数字电路。
（3）模拟量的数字表示①对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号； ②对取样信号进行量化即数字化；③对得到的数字量进行编码，生成用0和1表示的数字信号。
2．数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。
在电路中，当信号电压在3.5～5 V 范围内表示高电平；在0～1.5 V 范围内表示低电平。
以高、低电平分别表示逻辑1和0两种状态。
（2）数字波形①数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。
归零码：在一个时间拍内有脉冲代表1，无脉冲代表0。
②周期性和非周期性周期性数字波形常用周期T 和频率f 来描述。
脉冲波形的脉冲宽度用W t 表示，所以占空比100%t q T=⨯W③实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1为非理想脉冲波形。
图1-1 非理想脉冲波形④时序图：表示各信号之间时序关系的波形图称为时序图。
二、数制 1．十进制以10为基数的计数体制称为十进制，其计数规律为“逢十进一”。
任意十进制可表示为：()10iDii N K ∞=-∞=⨯∑式中，i K 可以是0～9中任何一个数字。
如果将上式中的10用字母R 代替，则可以得到任意进制数的表达式：()iR ii N K R ∞=-∞=⨯∑2．二进制（1）二进制的表示方法以2为基数的计数体制称为二进制，其只有0和1两个数码，计数规律为“逢二进一”。
电子技术基础数字部分(第六版)康华光第3章逻辑门电路共9节教材
0V
TP +5V
GSN=5V (0V~+3V)=(5~2)V
GSN>VTN, TN导通
vO / vI
vI / vO
0V
b、I=2V~5V
GSP= 0V (2V~+5V) =2V ~ 5V GSP > |VT|, TP导通 C、I=2V~3V TN导通，TP导通
TN C
+5V
VDD
vi
基本逻辑 功能电路
vo
输入保护缓冲电路
基本逻辑功能电路
输出缓冲电路
1. 输入端保护电路:
二极管导通电压：vDF
D2 ---分布式二极管(iD大)
(1) 0 < vI < VDD + vDF
VDD
D1、D2截止
(2) vI > VDD + vDF
D1 vI D2 CP Rs TP vO CN TN
Y C TG2 X TG1 L
VDD
3.3 CMOS逻辑门电路的不同输出结构及参数 3.3.1 3.3.2 CMOS逻辑门电路的保护和缓冲电路 CMOS漏极开路和三态门电路
3.3.3 CMOS逻辑门电路的重要参数
3.3.1 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路 具有相同的输入和输出特性。
L
T N1 TN2
1 0
1 1
0
0
导通 截止 导通 截止
N输入的或非门的电路的结构?
或非门
L A B
输入端增加有什么问题?
A B
例：分析CMOS电路，说明其逻辑功能。
A B
L A B X A B A B
数电第03章逻辑门电路(康华光)
设二极管为硅管,包 括以后的分析。
（1-5）
高电平：＞2V ——— 低电平：＜1V 正逻辑：高电平用“1”表示，低电平用“0”表示 负逻辑：高电平用“0”表示，低电平用“1”表示 今后讲课、作业若不特别指明，默认为正逻辑 (4)真值表(状态表、功能表)
A 0 0 1 1 B 0 1 0 1 L 0 0 0 1
g
漏极 衬底 B 源极
S
d
g
G
+uDD RD
0V
s
∵栅极G与D、B、S 是绝缘的 ∴栅极电流ig≈0
（1-21）
(3) N沟道耗尽型管的工作状态及其判断方法 [1]截止状态 +uDD 条件:uGS＜UP (夹断电压,<0的固定值) RD 如:uGS＝-uDD时 iD d + 特点： iD＝0 uDS g 这时场效应管D 、S端相当于: uG s 一个断开的开关。 ig [2]可变电阻状态 条件： uGS ＞UP , uDS≤uGS-UP 特点:rds 是一个受uGS 控制的可变电阻, uGS越大, rds越小 当uGS 足够大(如:uGS≥0)时 rds≈0 场效应管D~S端相当于: 一个接通的开关。
（1-30）
四、CMOS漏极开路(OD)与非门
1． OD与非门电路 2、图形符号 A B
L
VDD
RP
外接公共 上拉电阻
＆
L
3、逻辑关系
A B A B L
0 0 1 1
0 1 0 1
1 1 1 0
（1-31）
五、三态输出门电路(TSL)
1.三态输出门 (1)电路 ＆ A
TP
(2)图形符号
VDD
A
1
& ▽
《逻辑门电路康华光》课件
03 康华光对逻辑门电路的贡 献
康华光在逻辑门电路领域的成就
提出多种逻辑门电路设计方法
康华光教授在逻辑门电路领域做出了重要贡献，他提出了一系列 具有影响力的设计方法，为现代逻辑门电路的发展奠定了基础。
推动逻辑门电路的优化
康华光教授致力于优化逻辑门电路的性能，通过改进电路 结构和降低功耗，提高了逻辑门电路的效率和可靠性。
促进逻辑门电路的实际应用
康华光教授的研究成果在实际应用中得到了广泛应用，推 动了逻辑门电路在计算机、通信和自动化等领域的发展。
康华光的学术思想
01
强调理论与实践相结合
康华光教授认为，理论研究必须与实践相结合，才能真正发挥其价值。
02
逻辑门电路是数字电路的基本单 元，用于实现各种逻辑运算和组 合逻辑电路。
逻辑门电路的分类
按照功能分类
包括与门、或门、非门、与非门、或 非门等。
按照结构分类
包括晶体管-晶体管逻辑门（TTL）、 场效应管-晶体管逻辑门（FTL）等。
逻辑门电路的作用
实现基本的逻辑运算：如与、或、非等 。
实现组合逻辑电路：通过将多个逻辑门电路 组合起来，可以实现各种组合逻辑电路，如 编码器、译码器、多路选择器等。
康华光对逻辑门电路发展的影响
引领逻辑门电路研究方向
康华光教授的研究成果为逻辑门电路的发展指明了方向，引领了该领域的研究潮流。他的工作激发了众多科研人员的 兴趣和热情，推动了逻辑门电路领域的快速发展。
培养了一批优秀人才
康华光教授不仅在学术上取得了卓越成就，还培养了一大批优秀的人才。他的学生遍布国内外，成为各个领域的领军 人物，为逻辑门电路领域的发展做出了重要贡献。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74LVC 74VAUC
低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
74系列
74LS系列
74AS系列
74ALS
3.1.2 逻辑门电路的一般特性
• 1. 输入和输出的高、低电平 • 2. 噪声容限 • 3.传输延迟时间 • 4. 功耗 • 5. 延时功耗积 • 6. 扇入与扇出数
• 集成逻辑门，按照其组成的有源器件的不同可分为两大类 ： 一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效 应管逻辑门，简称MOS门。
• 双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、 ECL门(射极耦合逻辑门)和IIL门(集成注入逻辑门)等。
• 单极性MOS门主要有PMOS门(P沟道增强型MOS管构成 的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门) 和CMOS门(利用PMOS管和NMOS管构成的互补电路构成 的门电路，故又叫做互补MOS门。
t
f
90%
50% 10%
tr
4. 功耗
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时 电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出状态转换时的功耗， 对于TTL门电路来说，静态功耗是主要的。 CMOS电路的静态功耗非常低，CMOS门电路有动态功耗
5. 延时功耗积 是速度功耗综合性的指标.延时功耗积，用符号DP表示
1. 输入和输出的高、低电平 门电路中以高/低电平表示逻辑状态的1、0。 正逻辑：高电平表示1，低电平表示0 负逻辑：高电平表示0，低电平表示1
而高/低电平都允许有一定的变化范围。如74HC系列 CMOS逻辑电路中，输入电压在3.5V-5.0V范围对应高电平 逻辑1，而0V-1.5V范围对应低电平逻辑0。
IOH :驱动门的输出端为高电平电流 IIH :负载门的输入电流为。
(b)带灌电流负载
当驱动门输出低电平时，负载电流IOL流入驱动门，它是负载
门输入端电流IIL之和。当负载门的个数增加时，总的灌电流IOL 将增加，同时也将引起输出低电压VOL的升高。
故当输出为低电平，并且保证不超过输出低电平的上限值时， 驱动门所能驱动同类门的个数为：
CMOS电路传输延迟时间
形的作用下，其输出波形相对于输入 波形延迟了多长的时间。
50% 输入
t PHL
50% tPLH
类型 参数
tPLH或 tPHL(ns)
74HC 74HCT 74LVC 74AUC VDD=5V VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
输出 90%
50%
10%
6. 扇入与扇出数
扇入数：取决于逻辑门的输入端的个数。
扇出数：是指其在正常工作情况下，所能带同类门电路的最大数目。 （a)带拉电流负载
当负载门的个数增加时，总的拉电流将增加，会引起输出高电压
的降低。但不得低于输出高电平的下限值，这就限制了负载门的
个数。
负载门的输入电流
高电平扇出数:
NOH
IOH(驱动门 ) IIH(负载门 )
3.1.7 CMOS传输门 3.1.8 CMOS逻辑门电路的技术参数
3.1.1 数字集成电路简介
概述: • TTL电路问世几十年来，经过电路结构的不断改进和集成工
艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路 领域的半壁江山。 • 把若干个有源器件和无源器件及其连线，按照一定的功能要 求，制做在同一块半导体芯片上，这样的产品叫集成电路。 若它完成的功能是逻辑功能或数字功能， 则称为逻辑集成电 路或数字集成电路。最简单的数字集成电路是集成逻辑门。
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS门 PMOS门 CMOS门
当代门电路（所有数字电路）均已集成化。 根据制造工艺不同可分为单极型和双极型两大类。 门电路中晶体管均工作在开关状态。 首先介绍晶体管和场效应管的开关特性。 然后介绍两类门电路。
注意：各种门电路的工作原理，只要求一般掌握；而各 种门电路的外部特性和应用是要求重点。
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
不同系列的集成电路，输入和输出为逻辑1或0所对应的电 压范围也不同。一般厂家在数据手册中都给出如下4种逻辑电 平参数：
1 vO
vI 1
vO
输出
驱动门 G1 +VDD
高电平
VOH(min)
负载门 G2
+VDD
vI
输入
高电平
VIH(min)
VIL(max)
输出 低电平
VOL(max) 0
G1 门 vO 范围
驱动 1门
vo
噪声
vI
负载门
1
VNH —当前级门输出高电平的最小 值时允许负向噪声电压的最大值。
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限：
VNL —当前级门输出低电平的最大
值时允许正向噪声电压的最大值
VNL =VIL(max)－VOL(m路开关速度 的参数，它说明门电路在输入脉冲波
教学要求
1、了解半导体器件的开关特性。 2、熟练掌握基本逻辑门（与、或、与非、或非、 异或门）、三态门、OD门（OC门）和传输门的逻 辑功能。 3、学会门电路逻辑功能分析方法。 4、掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门
3.1.1 数字集成电路简介 3.1.2 逻辑门的一般特性 3.1.3 MOS开关及其等效电路 3.1.4 CMOS反相 器3.1.5 CMOS逻辑门电路 3.1.6 CMOS漏极开路门和三态输出门电路
输入 低电平
0
G2 门 vI 范围
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIL(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOH(max)
2. 噪声容限
在保证输出电平不变的条件下，输入电平允许波动的范围。
它表示门电路的抗干扰能力 负载门输入高电平时的噪声容限：