数字电路课程设计报告-同步N进制计数器的设计与仿真资料
基于台multisim11平的N进制计数器设计与仿真
基于multisim11平台的N进制计数器设计与仿真【电源网】计数器是记忆时钟脉冲个数的数字电路，作为一种最典型的时序逻辑电路，在各类数字系统中有着广泛的应用。
计数器的设计方法主要有两种，1)以时钟触发器为核心加上必要的门电路进行设计；2)利用集成计数器构建，这种方法从设计原理到硬件实现都相对简单，因而较为常用。
基于集成计数器的N 进制计数器设计方法有归零法和置数法。
文中以最常用的4位二进制(十六进制)同步加法计数器74LS161及十进制同步加法计数器74LS160为核心，以三十六进制为例，介绍了归零法设计N进制计数器的方法，并用Multisim10软件进行仿真。
Multisim10软件由美国国家仪器(National Instruments，NI)公司于2007年推出，该软件具有以下特点：1)直观的图形界面；2)庞大的元器件库；3)丰富的测试仪器；4)完备的分析工具；5)强大的仿真能力；广泛应用于电子电路的教学、设计和科研中。
1 归零法设计原理1．1 集成计数器功能描述集成计数器由芯片厂家生产后，其功能已固化在集成芯片中，其功能常用状态表描述。
表1是4位二进制同步加法计数器74LS161的状态表，表中是异步清零控制端，低电平有效；是同步置数控制端，低电平有效；ENP和ENT是计数器工作状态控制端，高电平计数；CLK是计数脉冲输入端；D、C、B、A是并行数据输入端；QD、QC、QB、QA是计数器状态输出端；“×”表示任意状态，“↑”表示时钟脉冲上升沿。
.十进制同步加法计数器74LS160的状态表与74LS161类似，区别在于计数状态是按十进制(8421BCD码表示)规律变化。
1．2 归零法设计原理设现有M进制集成计数器，设计N进制计数器。
若M>N，从全零初始状态S0开始计数，第1个时钟到来时，计数状态为S1，第N-1时钟到来时，计数状态为SN-1，第N时钟到来时，利用集成计数器的清零端或是置数端，使计数状态返回全零初始状态S0，原M进制集成计数器中的SN～SM-1这M-N个状态被跳过。
实验4：同步计数器及其应用实验报告
实验4：同步计数器及其应用实验报告
一、实验目的
1、了解可编程数字系统设计的流程
2、掌握Quartus II 软件的使用方法
3、掌握原理图输入方式设计数字系统的方法和流程
4、掌握74LS161同步16进制计数器的特点及其应用
二、实验设备
1、计算机：Quartus II 软件
2、Altera DE0 多媒体开发平台
3、集成电路：74LS10
4、集成电路：74LS161
三、实验内容
1、74LS161逻辑功能的测试
2、用74LS161实现12进制计数（异步清零）
3、用74LS161实现12进制计数（同步置数）
四、实验原理
74LS161
1、74LS161：异步清零、同步置数四位二进制计数器
2、引脚的定义：
使用74161实现16进制和12进制
1)首先使用quartus软件建立原理图，首先实现16进制，所以只
需要将需要的输入输出接到相应的引脚上，其中需要注意的是
我们需要让这个板子开始工作，所以需要将T和P引脚接响应
的高电压，然后将cp信号接入相应的输入；q0q1q2q3接到相
应的输出就可以了，然后编译。
现在在建立波形文件完成仿真，
通过仿真结果就可以看到自己的电路是否正确。
最后一步就是
实现在FPGA上的应用，我们需要做的就是给原来的原理图分
配相应的引脚，然后重新编译后，插入线就可以看到仿真结果
了。
2)12进制可以采取两种方式，也就是同步置数和异步清零两种
方式，我使用的异步清零，从而只需要对q0q1q2q3在12的时
候执行清零的动作就可以了，也就是加一个而输入的与非门就
可以了。
五、实验结果。
数字电路仿真实训实验报告
课程设计（大作业）报告课程名称：数字电子技术课程设计设计题目：多功能数字时钟的设计、仿真院系：信息技术学院班级：二班设计者：张三学号：79523指导教师：张延设计时间：2011年12月19日至12月23日信息技术学院昆明学院课程设计（大作业）任务书一、设计目的为了熟悉数字电路课程,学习proteus软件的使用，能够熟练用它进行数字电路的仿真设计，以及锻炼我们平时独立思考、善于动手操作的能力，培养应对问题的实战能力，提高实验技能，熟悉复杂数字电路的安装、测试方法，掌握关于多功能数字时钟的工作原理，掌握基本逻辑们电路、译码器、数据分配器、数据选择器、数值比较器、触发器、计数器、锁存器、555定时器等方面已经学过的知识，并能够将这些熟练应用于实际问题中，我认真的动手学习了数字时钟的基本原理，从实际中再次熟悉了关于本学期数字电路课程中学习的知识，更重要的是熟练掌握了关于proteus软件的使用，收获颇多，增强了自己的工程实践能力。
另外，数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
二、设计要求和设计指标设计一个数字时钟，具有“秒”、“分”、“时”计时和显示功能。
小时以24小时计时制计时；具有校时功能，能够对“分”、“时”进行调整；能够进行整点报时，报时规则为：在59Min51s后隔秒发出500Hz的低音报时信号，在59min59s时发出1kHz的高音报时信号，声响持续1s。
数电实验六——同步计数器的设计
数电实验六——同步计数器的设计1、实验题⽬实验六同步计数器的设计2、实验⽬的熟悉J-K 触发器的逻辑功能掌握J-K 触发器构成同步计数器3、实验原理本实验采⽤集成J-K 触发器74LS73 构成时序电路，其符号、功能、特性⽅程和状态转换图见下图：符号：JK 触发器功能表：状态转换图：主从结构的J-K 触发器在结构上和制造⼯艺的要求尚还有缺点，使⽤时要求的⼯作条件较严格，负载能⼒也往往达不到理论值。
在门电路中往往认为输⼊端悬空相当于接了⾼电平，在短时间的试验期间不会出错。
但在J-K 触发器中，凡是要求接“1”的，⼀定要接⼊⾼电平，否则会出现错误的翻转。
触发器的两个输出的负载过分悬殊，也会出现误翻。
J-K 触发器的清零输⼊端在⼯作时⼀定要接⾼电平或连接到试验箱的清零端⼦。
下⾯简要的介绍时序逻辑电路的设计步骤，如下图所⽰：4、实验内容1. ⽤J-K 触发器和门电路设计⼀个特殊的12 进制计数器，其⼗进制的状态转换图为：2. 考虑增加⼀个控制变量D，当D = 0 时，计数器按内容1⽅式(顺时针)运⾏，当D = 1 时，⽆论计数器当前处于什么状态，计数器按内容1的反⽅向(逆时针)运⾏。
5、实验分析内容⼀：1.根据实验要求可以的该特殊⼗⼆进制计数器状态转换图。
2.确定电路所需触发器数⽬。
有效状态为m=12，求所需触发器数⽬n。
由2n≥m=12可得n=43.画出次态卡诺图4.求出每个触发器的状态⽅程1011110010101001x x x 0001 0111 1000 0110 0101 0011 0100 0010 X 00 01 10 11 00 01 10 11 Q3nQ2n Q1nQ0n5.求各触发器的驱动⽅程内容⼆：根据内容⼀的⽅法设计出逆时针⽅向运⾏的电路各触发器的驱动⽅程：根据D*（逆时针⽅向驱动⽅程）+D*（顺时针⽅向驱动⽅程）的⽅法，就能得出结合电路的驱动⽅程。
J0 = K0 =1J1 = K1 = DQ0 + DQ0J2 = DQ1Q0 + DQ1Q0Q3K2 = D(Q3 + Q1Q0) + DQ1+Q0J3 = DQ2Q1Q0 + DQ1+Q2K3 = DQ2 + DQ1+Q2+Q0模拟电路图：频率为1HZ时，观察得到的结构符合要求，能够实现顺时针运⾏和逆时针运⾏，并能相互转换。
数电仿真课程设计报告
数电仿真课程设计报告一、课程目标知识目标：1. 学生能理解数字电路的基本原理，掌握常见数字电路元件的功能及使用方法。
2. 学生能运用所学知识，分析并设计简单的数字电路系统。
3. 学生了解数电仿真软件的基本操作，能运用软件进行电路搭建、仿真测试及分析。
技能目标：1. 学生掌握数字电路的绘图技巧，能准确绘制电路图。
2. 学生具备运用数电仿真软件进行电路设计和调试的能力。
3. 学生能够通过小组合作，共同分析问题、解决问题，提高团队协作能力。
情感态度价值观目标：1. 学生对数字电路产生兴趣，增强对电子技术的学习热情。
2. 学生在课程学习中，培养严谨的科学态度和良好的工程意识。
3. 学生通过课程实践，体会科技发展对社会进步的推动作用，增强社会责任感。
课程性质：本课程为电子技术课程的一部分，侧重于数字电路的设计与仿真。
学生特点：学生为高中生，具备一定的电子技术基础，具有较强的学习能力和动手能力。
教学要求：结合学生特点，注重理论与实践相结合，提高学生的实际操作能力和创新能力。
在教学过程中，注重培养学生的团队协作能力和解决问题的能力。
通过本课程的学习，使学生能够掌握数字电路的基本知识，具备实际设计和应用能力。
二、教学内容本课程教学内容主要包括以下几部分：1. 数字电路基础知识：介绍数字电路的基本概念、原理，包括逻辑门、触发器、计数器等常见数字电路元件的功能及分类。
教材章节：第1章 数字电路基础内容安排：逻辑门（1课时）、触发器（1课时）、计数器（1课时）2. 数电仿真软件操作：教授如何使用数电仿真软件进行电路搭建、仿真测试及分析。
教材章节：第2章 数电仿真软件内容安排：软件安装与界面介绍（1课时）、电路搭建与仿真（2课时）3. 数字电路设计与分析：通过实例讲解数字电路的设计方法，使学生掌握电路分析技巧。
教材章节：第3章 数字电路设计与分析内容安排：简单电路设计（2课时）、复杂电路分析（2课时）4. 实践项目：组织学生进行小组合作，完成一个具有实际应用价值的数字电路设计项目。
Multisim 数字电路仿真实验(计数器)
Multisim 数字电路仿真实验1.实验目的用Multisim 的仿真软件对数字电路进行仿真研究。
2.实验内容实验19.1 交通灯报警电路仿真交通灯故障报警电路工作要求如下：红、黄、绿三种颜色的指示灯在下列情况下属正常工作，即单独的红灯指示、黄灯指示、绿灯指示及黄、绿灯同时指示，而其他情况下均属于故障状态。
出故障时报警灯亮。
设字母R、Y、G 分别表示红、黄、绿三个交通灯，高电平表示灯亮，低电平表示灯灭。
字母Z 表示报警灯，高电平表示报警。
则真值表如表19.1 所示。
逻辑表达式为：Z = R Y G + RG + RY若用与非门实现，则表达式可化为：Z = R Y G ⋅RG ⋅RYMultisim 仿真设计图如图19.1 所示：图19.1 的电路图中分别用开关A、B、C 模拟控制红、黄、绿灯的亮暗，开关接向高电平时表示灯亮，接向低电平时表示灯灭。
用发光二极管LED1 的亮暗模拟报警灯的亮暗。
另外用了一个5V直流电源、一个7400 四2 输入与非门、一个7404 六反相器、一个7420 双4 输入与非门、一个500欧姆电阻。
图19.1 交通灯报警电路原理图在仿真实验中可以看出，当开关A、B、C 中只有一个拨向高电平，以及B、C 同时拨向高电平而A 拨向低电平时报警灯不亮，其余情况下报警灯均亮。
实验19.2 数字频率计电路仿真数字频率计电路的工作要求如下：能测出某一未知数字信号的频率，并用数码管显示测量结果。
如果用2 位数码管，则测量的最大频率是99Hz。
数字频率计电路Multisim 仿真设计图如图19.2 所示。
其电路结构是：用二片74LS90（U1 和U2）组成BCD 码100 进制计数器，二个数码管U3 和U4 分别显示十位数和个位数。
四D 触发器74LS175（U5）与三输入与非门7410（U6B）组成可自启动的环形计数器，产生闸门控制信号和计数器清0 信号。
信号发生器XFG1 产生频率为1Hz、占空比为50%的连续脉冲信号，信号发生器XFG2 产生频率为1-99Hz（人为设置）、占空比为50%的连续脉冲信号作为被测脉冲。
数字电路课程设计的报告
数字电路课程设计的报告电⼦技术课程设计报告题⽬：数字计步器院系：物理与电⽓信息⼯程学院专业：电⽓⼯程及其⾃动化组长：郭天朋学号： 20120604046 组员 1 ：吕殿鹏学号： 20120604047 组员 2 ：马奔腾学号： 20120604048 组员 3 ：马冲学号： 20120601007 组员 4 ：刘晓坦学号： 20121401045 指导教师：蔡⽂霞2014年6⽉25⽇电⼦技术课程设计报告⼀、选题⽬的和意义：⼈们越来越注重⾃⼰的健康,跑步成为⼀种⽅便⽽⼜有效的锻炼⽅式。
但是如何知道⾃⼰跑了多少步,多远的路程?计步器可以帮助⼈们实时掌握锻炼情况。
它的主要功能是检测步数,通过步数和步幅可计算⾏⾛的路程。
步幅信息可通过⾏⾛固定的距离如20m来计算或是直接输⼊,⾼级的计步器还可以计算⼈体消耗的热量。
本课题的设计有深远意义，尤其是对那些⽼年⼈以及⼀些待复健康的病⼈来说是⼀个⾮常好的辅助医疗设备。
要实现检测步数⾸先要对⼈⾛路的姿态有⼀定了解。
⾏⾛时,脚、腿、腰部,⼿臂都在运动,它们的运动都会产⽣相应的加速度,并且会在某点有⼀个峰值。
从脚的加速度来检测步数是最准确的,但是考虑到携带的不⽅便以及实验室⽔银开关的诸多不便，我们⽤⼀个逻辑开关或者脉冲信号来来代替脚的每⼀次⾛步所引起的振动。
本课设主要是运⽤了逻辑元件74LS161的计数功能，把四个74LS161逻辑元件逐次相联起来，已达到⽤4个数码管显⽰4位有效数字的计步器，并且可以按照⼗进制向⾼位进位。
通过逻辑开关的功能控制整个计步器的计数与暂停。
第⼀个74LS161元件的CP接⼊逻辑开关，输出接⼊第⼆元件的脉冲信号接⼊⼝，依次将四个元件级联。
本设计数字计步器就是按照这个程序来达到进位计数的功能，和计数器的功能相似。
数字计步器在⽇常⽣活中主要运⽤在医疗健⾝等电⼦产品中，如数字跑步器、计步器等诸多相关电⼦设备。
该设计可以合理运⽤到⼤范围的产品设计中，提⾼现代电⼦产品⽔平，更好的服务于社会，有着很⼴⼤的发展前景和⽤途。
同步计数器实验报告
同步计数器实验报告集成计数器实验报告实验三集成计数器一、实验目的1、掌握集成计数器构成N进制的计数器的连接方法。
二、预习要求1．熟悉芯片各引脚排列。
2．理解构成模长M进制计数器的原理。
3．实验前设计好实验所用电路，画出实验用的接线图。
三、实验内容1、设计一模长M = 60进制的计数电路。
1）用同步连接反馈预置法实现。
2）用同步连接反馈清零法实现。
2、按设计图连接电路。
CP接频率为1Hz的方波脉冲，各计数器的输出Q3Q2Q1Q0接七段BCD显示译码器CD4511的DCBA输入端，CD4511的输出接七段数码显示器。
3、．接通实验箱电源，观察七段数码显示器计数状态的变化过程，并记录该状态循环。
四、实验器材数字逻辑实验箱，74LS160，74LS00，74LS20。
五、实验报告要求1、60进制计数器的电路设计图、连线图和计数器的测试结果。
4、测试过程中出现的问题及解决办法。
六、实验用元件介绍1．集成计数器74LS160本实验所用集成芯片为异步清零同步预置四位8421码10进制加法计数器74LS161，集成芯片的各功能端如图所示，其功能见附表。
V QQQQ74LS160功能表RDET EP CP D D DD QQ Q Q 0××××××××0 0 0 010××↑D C B A D C B A 110 ××××××保持11×0×××××保持111 1↑××××计数10 1 2 374LS160为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”，功能表第一行。
74LS160具有同步预置功能，在RD端无效时，LD端输入低电平，在时钟共同作用下，CP 上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（第二行）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录摘要 (1)关键词 (1)1引言 (2)2同步时序逻辑电路的设计方法 (2)2.1同步时序逻辑电路的概述 (2)2.2同步时序逻辑电路的一般设计方法 (3)3同步N进制计数器的设计 (4)3.1同步二进制加法计数器的设计 (5)3.2 带进位输出端的十三进制计数器的设计 (8)3.2.1具体电路实现 (8)3.2.2 电路自启动检查 (12)4仿真的实现.........................................................................................................................1 3 4.1仿真的原理. (13)4.2仿真与结果分析 (14)5结论···································································································································1 5 6心得体会······························································································································1 5 附：参考文献·························································································································1 6同步N进制计数器的设计与仿真摘要：本课程设计首先从一般方法入手，介绍了同步时序电路设计的方法过程，然后将此方法应用于同步二进制电路的设计，再在同步二进制计数器的基础上进行分析给出十三进制电路状态方程、卡诺图，得到带进位输出端得十三进制计数器的设计，最后用MUX+plus2对所得电路进行仿真，验证设计，并对电路延时等性能进行分析。
关键词：同步时序逻辑电路，同步二进制计数器，带进位输出端得十三进制计数器，MUX+plus2Synchronous N into system design and simulation of the counter Abstract:Our course is designed from the general method of first, which introduced the synchronization method of sequential circuits design process, and then the method is used in synchronous binary circuit design, and on the basis of synchronous binary counter analysis given ten ternary circuit state equation, cano figure, to get a carry the output to ten ternary counter design, final with MUX + plus2 of the circuit, and simulation test design, and the circuit such as delay performance analysis.Keywords:synchronous sequential logic circuit, synchronous binary counters, binary counter thirteen with carry out , MUX+plus21 引言计数器是用来累计时钟脉冲个数的时序逻辑部件，在数字电路中，我们把记忆输入CP脉冲个数的操作叫做计数，把能实现计数状态的电子电路称为计数器。
计数器也是数字系统中用途最广泛的基本部件之一，几乎在各种数字系统中都有计数器。
它不仅可以计数，还可以对CP脉冲分频，以及构成时间分配器或时序发生器，对数字系统进行定时、程序控制操作。
此外，还能用它执行数字运算，是数字电路中使用最多的一种时序逻辑电路。
计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时，产生节拍脉冲和脉冲序列以及进行数字运算等。
计数器的种类很多，从不同的角度出发，有不同的分类方法：按照计数进位制的不同，可分为二进制计数器、十进制计数器和N进制计数器；按照计数器中的触发器是否同时动作分类，可把计数器分为同步计数器和异步计数器；按照计数器中所表示的数字的变化规律是递增还是递减来分，有加法计数器、减法计数器和可逆计数器(递增计数的称为加法计数器，递减计数的称为减法计数器，既可递增又可递减的称为可逆计数器)。
目前市场上所具有的计数器大多是二进制或是十进制计数器，而较少使用十三进制的计数器，除非是在专用的集成电路中，因此设计性能好、速度快的十三进制计数器是有一定市场前景的。
目前主要采用两种设计方法来进行计数器的设计，第一种为采用传统的硬件电路设计方法来设计硬件，第二种为采用HDL语言来设计系统硬件。
电子设计自动化的普及与CPLD/FPGA器件的广泛应用，使得计数器的设计变得非常容易。
其中可编程计数器使用方便，灵活，能满足工程上的多种应用。
计数器是时序电路但也有其特点：第一，计数器一般将触发器的输出直接构成电路的输出，在分析电路时往往只有状态方程而没有输出方程。
第二，计数器电路直接将时钟信号作为输入信号。
除了时钟信号以外，大部分电路没有其他输入。
尽管计数器有上述特点，对他们的分析方法还是与其他时序电路一样，只是状态图和状态表略有不同。
本文中先对同步时序电路的一般方法进行介绍，然后根据一般方法设计带进位输出端的十三进制计数器电路，最后用MUX+plus2对电路进行仿真验证并分析其性能。