24进制计数器

24进制计数器的VHDL语言设计
默认分类2008-01-11 09:55:57 阅读1772 评论4 字号：大中小
摘要: 介绍了使用VHDL语言设计24进制计数器,
给出了功能仿真波形,
举例说明了实现电子设计自动化(EDA ) 的过程。

关键词: VHDL语言; 24进制计数器; 功能仿真; 电子设计自动化
一、前言：
EDA技术的应用:电子EDA技术发展迅猛，逐渐在教学、科研、产品设计与制造等各方面都发挥着
巨大的作用：
在教学方面：让学生了解EDA的基本原理和基本概念、描述系统逻辑的方法、使用工具进行电子电路课程的模拟仿真实验并在作毕业设计时从事简单电子系统的设计，为今后工作打下基础。

具有代表性的
是全国每两年举办一次大学生电子设计竞赛活动。

在科研方面：主要利用电路仿真工具进行电路设计与仿真；利用虚拟仪器进行产品调试；例如在CDMA无线通信系统中，所有移动手机和无线基站都工作在相同的频谱，为区别不同的呼叫，每个手机有一个唯一的码序列，CDMA基站必须能判别这些不同观点的码序列才能分辨出不同的传呼进程；这一判别是通过匹配滤波器的输出显示在输人数据流中探调到特定的码序列；FPGA能提供良好的滤波器设计，而且能完成DSP高级数据处理功能，因而FPGA在现代通信领域方面获得广泛应用。

在产品设计与制造方面：从高性能的微处理器、数字信号处理器一直到彩电、音响和电子玩具电路等，EDA技术不单是应用于前期的计算机模拟仿真、产品调试，而且也在P哪的制作、电子设备的研制与生产、电路板的焊接、朋比的制作过程等有重要作用。

可以说电子EDA技术已经成为电子工业领域不可缺
少的技术支持。

EDA技术发展趋势:EDA技术在进入21世纪后，，在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断更新、增加，使电子EDA技术得到了更大的发展，突出表现在以下几个方面：使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低成本设计技术的成熟。

随着半导体技术、集成技术和计算机技术的迅猛发展，电子系统的设计方法和设计手段都发生了很大的变化。

可以说电子EDA技术是电子设计领域的一场革
本文用VHDL语言设计了一个24进制计数器, 举例说明利用VHDL语言实现电子设计自动化(EDA)
的过程
二、24进制计数器的设计
24进制计数器设计VHDL语言：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ESJZ IS
PORT(
CLK :IN STD_LOGIC; --时钟
EN :IN STD_LOGIC; --使能端
CR :IN STD_LOGIC; --清零端，低电平有效
LD :IN STD_LOGIC; --数据载入控制，低电平有效
D :IN STD_LOGIC_VECTOR(5 DOWNTO 0); --载入数据端
CO : OUT STD_LOGIC; --进位
Q :OUT STD_LOGIC_VECTOR(5 DOWNTO 0) --计时输出
);
END ESJZ ;
ARCHITECTURE a OF ESJZ IS
SIGNAL QN :STD_LOGIC_VECTOR(5 DOWNTO 0);
BEGIN --进位控制
CO<='1' WHEN(QN=X"23" AND EN='1')
ELSE'0';
PROCESS(CLK,CR)
BEGIN
IF (CR='0')THEN
QN<="000000";
ELSE
IF (CLK'EVENT AND CLK='1') THEN
IF (LD='0') THEN --数据加载
QN<=D;
ELSIF(EN='1') THEN
IF (QN(3 DOWNTO 0)=3 and QN(5 DOWNTO 4)=2) or QN(3 DOWNTO 0)=9 THEN
QN(3 DOWNTO 0)<="0000"; --个位数进位
IF QN(5 DOWNTO 4)=2 THEN
QN(5 DOWNTO 4)<="00"; --十位数进位
ELSE
QN(5 DOWNTO 4)<= QN(5 DOWNTO 4)+1;
END IF;
ELSE
QN(3 DOWNTO 0)<= QN(3 DOWNTO 0)+1;
END IF ;
END IF;
END IF ;
END IF;
END PROCESS;
Q<=QN;
end a;
三、对源程序进行编译仿真并分析
为了验证设计的正确性,利用美国Altera公司开发的EDA工具软件用MAX+PLUSⅡ, 对
ESJZ.vhd 进行编译，出现一处警告，但能编译成功，不会影响其功能效果。

功能仿真波形如图所示：
二十四进制计数器功能仿真
生成电路符号如图所示：
二十四进制计数器元件符号
经仿真验证知, 用VHDL语言设计的二十四进制计数器运算正确, 达到了设计要求。

编译、逻辑综合时, VHDL综合器完成将源文件自动地转换为门级电路。

四、结语
上述二十四进制计数器经仿真, 结果完全达到了设计的目的。

利用VHDL语言实现电子设计自动化, 设计出体积小而系统性能高的数字系统, 彻底改变了传统的数字系统的设计方法、设计过程, 无疑将
在现代数字系统设计中起越来越重要的作用。

参考文献:
[1]侯伯亨, 顾新.VHDL硬件描述语言与数字逻辑电路设计[M].西安: 西安电子科技大学出版
社,1998.5
[2]曾繁泰，陈美金 .VHDL程序设计[M]. 北京:清华大学出版社，2000.5
[3]江国强，李哲英.EDA 技术与应用[M].北京:电子工业出版社，2005.1
答案2
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY COUNTER24 IS
PORT( CLK : IN STD_LOGIC;
CLR : IN STD_LOGIC;
Q : BUFFER INTEGER RANGE 0 TO 23);
END COUNTER24;
ARCHITECTURE ONE OF COUNTER24 IS
BEGIN
PROCESS(CLK,CLR)
BEGIN
IF CLR='0' THEN Q<=0;
ELSIF CLK'EVENT AND CLK='0' THEN
IF Q<23 THEN
Q<=Q+1;
ELSE Q<=0;
END IF;
END IF;
END PROCESS; END ONE;。