24进制计数器的设计与调试.
Verilog24小时计数器
VERILOG24小时多功能数字钟的设计班级：自动化学生：XXXXX 学号：XXXXXX1 设计目标掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程；熟悉一种EDA软件使用与实验系统介绍；掌握Verilog HDL设计方法，设计一个多功能数字钟，满足以下要求：①能显示小时、分钟、秒钟（小时以24进制,时、分用显示器，秒用LED）；②能调整小时、分钟的时间；③复位；2 实验装置586计算机，MAX+plusⅡ 10.2软件，专用编程电缆，EDA Pro2K数字实验装置等。
3 设计步骤和要求①在MAX+plusⅡ 10.2软件中，输入设计的原理图，采用Verilog HDL输入方式，采用分层模块的设计方法设计电路②对电路进行仿真分析；③选择器件，分配引脚，重新对设计项目进行编译和逻辑综合；④对EDA Pro2K数字实验装置中的FPGA器件进行在系统编程，并实际测试电路的逻辑功能（用实验板上的译码显示电路显示结果）；4 具体步骤4.1 建立 Quartus 工程；1.打开 Quartus II 工作环境2.点击菜单项 File->New Project Wizard 帮助新建工程3.输入工程工作路径、工程文件名以及顶层实体名4.添加设计文件5.选择设计所用器件6.设置EDA工具7.查看新建工程总结在完成新建后，Quartus II 界面中Project Navigator 的Hierarchy 标签栏中会出现用户正在设计的工程名以及所选用的器件型号4.2 使用 Verilog HDL 完成设计输入代码如下：（1）数字钟顶层模块：//*****************timeclock top block(top_clock.v)***************module clock_24(CLK,CP,nCR,EN,Adj_Min,Adj_Hour,SEG7_1,SEG7_2,SEG7_3,SEG7_4);input CLK,nCR,EN,Adj_Min,Adj_Hour; //定义输入端口变量output[7:0]SEG7_1,SEG7_2,SEG7_3,SEG7_4;output CP;wire CP;wire[7:0]Hour,Minute,Second; //说明变量的类型supply1 Vdd;wire MinL_EN,MinH_EN,Hour_EN; //定义中间变量freqDiv UO(CLK,CP);counter10 U1(Second[3:0],nCR,EN,CP); //秒计数器个位counter6 U2(Second[7:4],nCR,(Second[3:0]==4'h9),CP); //秒计数器十位assign MinL_EN=Adj_Min?Vdd:(Second==8'h59);assignMinH_EN=(Adj_Min&&(Minute[3:0]==4'h9))||(Minute[3:0]==4'h9)&&(Second==8' h59);counter10 U3(Minute[3:0],nCR,MinL_EN,CP); //分计数器个位counter6 U4(Minute[7:4],nCR,MinH_EN,CP); //分计数器十位//产生小时计数器使能信号。
24进制计数器的真值表
24进制计数器的真值表
24进制计数器的真值表
一个24进制计数器是一种能够进行24进制计数的设备，它可以用来记录和显示从0到23的数字。
它有24个输入线和4个输出线，分别用来输入和输出24进制数字。
真值表是用来描述计数器行为的一种工具。
它列出了计数器的所有可能输入和对应的输出。
对于一个24进制计数器，真值表将有24行，每一行对应一个输入值，从0到23。
每一行有4列，分别对应4个输出线。
下面是一个24进制计数器的简化真值表示例：
输入输出
00 00
01 01
02 02
...
21 21
22 22
23 23
这个真值表显示了计数器的正常计数顺序。
当计数器收到一个时钟脉冲时，它会从0开始递增，直到达到23，然后重新从0开始。
除了正常计数顺序，24进制计数器还可以通过输入线的不同组合来实现不同的功能。
例如，可以使用一个特殊的输入组合来重置计数器，使其回到0。
还可以使用其他输入组合来实现特定的计数序列，例如按照某种规律跳过一些数字。
总之，真值表是描述24进制计数器行为的有用工具，它可以帮助我们理解和设计这种计数器的功能。
74ls90实现24进制计数器心得体会
74ls90实现24进制计数器心得体会用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为六进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0110时第二片自身清零，这样完成一次60的计数，且回到初态，两片74LS90全部清零，继续重复计数。
（见图3）时计数器具体设计方案为：用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为二进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0010（即十进制的二）且第一片达到0100（即十进制的四）时第一片和第二片同时清零，这样完成一次24的计数，且回到初态，继续重复计数。
（见图4）(3)译码输出显示单元电路为了将计数器输出的8421BCD 码显示出来，需用译码输出显示电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑，我们采用较熟悉的七段译码显示电路。
本设计可选器件74LS47为译码电路。
EDA 24进制计数器的设计
《EDA技术》课程实验报告学生姓名：黄红玉所在班级：电信100227指导教师：高金定老师记分及评价：一、实验名称实验1：24进制计数器的设计二、任务及要求【基本部分】5分1、在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，完成一个24进制同步计数器的设计，并进行时序仿真。
2、要求具备使能功能和异步清零功能。
3、设计完成后生成一个元件，以供更高层次的设计调用。
4、实验箱上选择恰当的模式进行验证，目标芯片为ACEX1K系列EP1K30TC144-3。
三、实验程序（原理图）四、仿真及结果分析在QuartusII平台上，采用原理图输入设计方法，调用两片74160十进制计数器，采用反馈置数法，设计一个24进制同步计数器的思路是，一片74160计数器作为个位计数，一片用来十位计数，要实现同步24进制，则个位接成0011，十位接成0010，再用一个四输入（一段接一个使能信号EN）的与非门接到两片74160计数器上的置数端LDN。
把原理图在QuartusII上画成后，进行编译，编译无误后，在新建一个波形文件，添加所有引脚，设置输入引脚的波形，最后在进行波形编译，无误后即可达到想要的24进制。
然后再根据EPF10K30E144芯片引脚对照，输入各个输入输出引脚的引脚号，再链接到试验箱检验，观察数码管的显示结果。
五、硬件验证1、选择模式：模式72、引脚锁定情况表：六、小结经过这次的实验工作，让我知道了许多的东西，也对QuartusII这个软件的一个初步认识及应用，也让我了解了许多在书本上所学不到的知识和技能，这为我们在以后的工作起了非常重要的作用。
vhdl语言设计一个8421bcd码的24进制计数器
专业技能训练4题目：用VHDL设计8421BCD码24进制计数器班级：电子科学与技术1201姓名：王启正学号：120803039时间：2015.5—2015.6一、技能训练项目名称运用VHDL语言进行编程设计一个8421BCD码24进制计数器二、实训目的1.熟练掌握Quartus II软件的使用。
2.熟练掌握在QuartusII平台上用原理图或者VHDL语言进行电路设计的方法。
3.学会用例化语句对EDA电路设计中顶层电路进行描述三、实训要求1.熟悉仿真开发软件Quartus II的使用；2.根据功能要求，用原理图或文本输入方式完成设计；3.用Quartus II做波形仿真调试；4.下载至EDA试验仪调试设计。
四、基本原理（附源程序清单，原理图、RTL图）1、通过VHDL语言编程方法程序清单：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY lin IS PORT(CLK :IN STD_LOGIC; --时钟EN :IN STD_LOGIC; --使能端CR :IN STD_LOGIC; --清零端，低电平有效LD :IN STD_LOGIC; --数据载入控制，低电平有效D :IN STD_LOGIC_VECTOR(5 DOWNTO 0); --载入数据端CO : OUT STD_LOGIC; --进位Q :OUT STD_LOGIC_VECTOR(5 DOWNTO 0) --计时输出);END lin ;ARCHITECTURE a OF lin IS SIGNALQN :STD_LOGIC_VECTOR(5 DOWNTO 0);BEGIN --进位控制 CO<='1' WHEN(QN=X"23" AND EN='1')ELSE'0';PROCESS(CLK,CR)BEGINIF (CR='0')THENQN<="000000";ELSEIF (CLK'EVENT AND CLK='1') THENIF (LD='0') THEN --数据加载 QN<=D;ELSIF(EN='1') THENIF (QN(3 DOWNTO 0)=3 and QN(5 DOWNTO 4)=2) or QN(3 DOWNTO 0)=9 THENQN(3 DOWNTO 0)<="0000"; --个位数进位IF QN(5 DOWNTO 4)=2 THENQN(5 DOWNTO 4)<="00"; --十位数进位ELSEQN(5 DOWNTO 4)<= QN(5 DOWNTO 4)+1;END IF;ELSEQN(3 DOWNTO 0)<= QN(3 DOWNTO 0)+1;END IF ;END IF;END IF ;END IF;END PROCESS;Q<=QN;end a;2、原理图：3、RTL图：五、仿真调试：调试过程中，输出波形为24进制波形图。
广工quartus 24进制计数器
数电实验报告实验名称可编程逻辑器件制作任意进制计数器学院自动化学院年级班别学号学生姓名指导教师年月日用可编程逻辑器件设计计数器任意进制计数器一、实验目标1）掌握中规模集成计数器的逻辑功能，以及用中规模集成技术器构成任意进制计数器的方法2）熟悉译码器和数据显示器的使用方法3）了解数字可编程器件实现的集成计数、译码电路功能二、实验方案+步骤用中规模集成计数器（74LS160）设计一个二十四进制计数器，并与译码、显示电路连接起来。
⑴ 设计总框架：⑵ 设计总原理图如下：⑶ 分步分析：①分频器模块：分频器 计数器 B C D 七段字符显示译码器 数码管50MHz 2Hz BCD 码 译码输出本实验采用DEII 板进行验证，DEII 板上有两个内置的频率源，它们的振荡频率分别是50MHz 与27MHz 。
但是这样的频率对于我们时序电路的应用而言，显然太高了。
为此我们在内置频率源后应加一个分频器（74LS292），以得到我们需要的比较适中的频率（比如1～2Hz ）DE2上有内置的50MHz 时钟CLOCK_50EDCBA = (11001 )2= (25)10②计数器模块本实验采用两片10进制计数器74LS160芯片来进行24进制计数器的设计。
③显示模块由实验板的数码管是共阳性，所以采用7446译码器来驱动。
三、时序仿真①计数器模块24个脉冲输出一个进位脉冲，即代表24进制。
②显示模块Hz MHz CLK f Q 6.1250212525≈==四、实验验证实验板上的两个数码管循环显示数字从0-23，即实现24进制电路的设计。
五、实验心得本实验主要需要先想好要用什么芯片来设计24进制电路，记忆最后需要用什么译码器来显示结果。
24进制的电路设计原理可以推广到其他任意进制的设计。
24点 FX1N用户手册
FX系列PLC用户手册FX1N-24MR/MT分册Ver:0.0.12009-88-182009-PLC严禁带电插拔串口线，严禁带电触摸芯片，如客户违反上述规定，后果自负。
设计时的注意事项目录一，安全信息..................................................................................................................11二，硬件系统介绍......................................................................................................44三，特殊辅助继电器............................................................................................14..14四，指令集介绍........................................................................................................38..38五，指令具体说明及应用.. (54)..54硬件系统介绍1、FX1N-24MR硬件示意图如下:①、上端子排：AC17V,AC17V,0V,24V C0,Y0,Y1,Y2,Y3,C1,Y4,Y5,Y6,Y7,Y10,Y11,L0其中L0为空端子,不要联接,C0为Y0-Y3继电器输出的公用口。
,C1为Y4-Y11继电器输出的公用口。
AC17/1A为电源输入端可以输入直流24V电源（正负端可以任意接），也可以输入交流17V作为电路板的电源。
串口：编程\人机界面上端子排：AC17V,AC17V,0V,24V C0,Y0,Y1,Y2,Y3,C1,Y4,Y5,Y6,Y7,Y10,Y11,L0下端子排:5V,GND,CAN-H,CAN-L,COM2-A,COM2-B,COM3-A,COM3-B,1L,X0,X1,X2,X3,X4,X5,X6,X7,X10,X11,X12,X13,X14,X15②、下端子排:5V,GND,CAN-H,CAN-L,COM2-A,COM2-B,COM3-A,COM3-B,1L,X0,X1,X2,X3,X4,X5,X6,X7,X10,X11,X12,X13,X14,X15其中1L 接24V,24G 对哪个输入点既通2、FX1N-24MT硬件示意图如下①、上端子排：AC17V,AC17V,0V ,24V C0,Y0,Y1,Y2,Y3,C1,Y4,Y5,Y6,Y7,Y10,Y11,L0其中L0接输出正极,不要联接,C0为Y0-Y3公共端子,C1为Y4-Y11公共端子②、下端子排:5V,GND,CAN-H,CAN-L,COM2-A,COM2-B,COM3-A,COM3-B,1L,X0,X1,X2,X3,X4,X5,X6,X7,X10,X11,X12,X13,X14,X15其中1L 接24V,24G 对哪个输入点既通串口：编程\人机界面上端子排：AC17V,AC17V,0V ,24VC0,Y0,Y1,Y2,Y3,C1,Y4,Y5,Y6,Y7,Y10,Y11,L0下端子排:5V,GND,CAN-H,CAN-L,COM2-A,COM2-B,COM3-A,COM3-B,1L,X0,X1,X2,X3,X4,X5,X6,X7,X10,X11,X12,X13,X14,X15功能介绍�用梯形图语言编写应用程序，支持三菱最新版软件GX-Develoer8.52及FXGP_WIN-C.�能与多家人机界面连接，如台达、Eview等，应用中完全等同于三菱FX1N,FX2N,FX3U.�与其它厂家PLC并联运行。
加法计数器的设计实验报告
EDA实验报告书ELSECOUT<='0';END IF;CQ<=CG;CP<=CS;END PROCESS;END BBQ;仿真波形图问题讨论1.设计一个60进制的加法计数器，具体要求与本实验中的24进制计数器相同。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY JINZHI60 ISPORT(CLK,RD,EN:IN STD_LOGIC;CQ,CP:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT:OUT STD_LOGIC);END JINZHI60 ;ARCHITECTURE BBQ OF JINZHI60 ISSIGNAL CS,CG: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK,RD,EN)BEGINIF RD='1' THEN CG<="0000"; CS<="0000";ELSIF CLK'EVENT AND CLK='1' THENIF EN='1' THENIF (CS="0101" AND CG="1001") THENCG<="0000";CS<="0000";ELSIF CG="1001" THEN CG<="0000";CS<=CS+1;ELSE CG<=CG+1;END IF;END IF;END IF;IF (CS="0101" AND CG="1001") THEN COUT<='1';ELSE COUT<='0';END IF;CQ<=CG;CP<=CS;END PROCESS;END BBQ;2.利用60进制及24进制计数器设计简易数字钟。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
-1-
Step3:测试步骤与结果：（记录故障现象与排除方法）
结论与体会： 拓展设计：
用一片 74161 及简单门电路设计一个二十四进制计数器。。
-2-
计数器电路的设计与制作技能训练任务单
成绩评定
项目名称 任务名称
任务要求
电路功能及 器件要求 测试设备 及元器件 设计步骤 测试电路
项目 4：计数器电路的设计与制作
ቤተ መጻሕፍቲ ባይዱ
任务 4-2 二十四进制计数器的设计与调试
完成原理图设计、元器件选型、电路装接与调试、电路逻辑功能检测、设
计文档编写。
用一片 CD4518 及简单门电路设计一个二十四进制计数器。
集成电路 CD4518 、74LS00、译码显示电路
数字电路实验箱
（1 只）
万用表
（1 只）
注：请写出设计步骤。
注：根据具体设计，画出测试电路。
测试步骤 注：请写出测试步骤
设计人
设计日期
设计步骤：（要求写出具体的设计过程，画出设计电路图）
Step1:画出二十四进制计数器的设计电路图
Step2:利用 CD4518 实现二十四进制电路，参考电路连线图如下图所示。