数字电子时钟1
数字电子钟实验报告
咸阳师范学院物理与电子工程学院课程设计报告题目：班级：姓名：学号：指导教师：成绩：完成日期：年月目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作11第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
课程设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。
（3）提高利用已学知识分析和解决问题的能力。
（4）提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下，显示出清晰的数字符号。
2．计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。
电子行业数字电子钟说明书
电子行业数字电子钟说明书概述本说明书旨在向用户介绍并指导使用电子行业数字电子钟。
本产品是一款高精度、多功能的数字电子钟，适用于电子行业及其他需要精确时间记录和显示的场景。
1.高精度：采用了先进的时钟芯片，确保准确的时间显示。
2.多功能：除了基本的时间显示功能，还提供了闹钟、倒计时、计时器等实用功能。
3.大屏幕显示：采用了大尺寸的数字液晶屏幕，清晰明了。
4.多种显示模式：提供了12小时制和24小时制两种时间显示模式，可以根据实际需要进行切换。
•尺寸：150mm x 100mm x 30mm•重量：200g（不含电池）•电源：2节AAA干电池（不包含）•屏幕：大屏幕液晶显示屏•温度范围：0℃ ~ 50℃•湿度范围：10% ~ 90% RH使用方法安装电池1.打开电子钟背部的电池仓盖。
2.按照正负极的标识，正确地安装2节AAA干电池。
3.关上电池仓盖。
时间设置1.电池安装完成后，屏幕将亮起，并显示12:00 AM。
2.按下“设置”按钮，屏幕上会显示时间设置的界面。
3.使用“上”和“下”按钮调整小时、分钟和秒数。
长按“上”或“下”按钮可以快速调整。
4.设置完成后，再次按下“设置”按钮退出设置模式。
闹钟设置1.在时间显示界面，按下“闹钟”按钮进入闹钟设置模式。
2.使用“上”和“下”按钮调整闹钟的小时和分钟。
3.设置完成后，按下“闹钟”按钮保存设置，并返回时间显示界面。
4.在设定的闹钟时间到达时，电子钟将发出蜂鸣声提醒。
倒计时设置1.在时间显示界面，按下“倒计时”按钮进入倒计时设置模式。
2.使用“上”和“下”按钮调整倒计时的小时和分钟。
3.设置完成后，按下“倒计时”按钮保存设置，并返回时间显示界面。
4.在倒计时结束时，电子钟将自动停止并发出蜂鸣声提醒。
计时器功能1.在时间显示界面，按下“计时器”按钮进入计时器模式。
2.按下“开始/暂停”按钮开始计时，再次按下暂停计时。
3.按下“复位”按钮重置计时。
注意事项1.请勿将产品暴露在高温、高湿度或极低温度环境下，以免对电子元件造成损坏。
《电子技术》课程设计报告-数字电子钟设计
《电子技术》课程设计报告-数字电子钟设计一、背景介绍数字电子钟是一个实时的计时器，它可以按照设定的时刻精确地表示时间。
它使用微处理器和时钟芯片来处理时间。
因此，它可以被视为一个微处理器系统，系统中含有存储器、计数器、报警功能等。
最新的电子时钟如石英钟使用特制石英晶片来制定时钟。
由于石英可以产生完美的电振动，因此可以更准确地检测时钟改变。
二、数字电子钟的设计原理1、时钟驱动电子时钟的操作需要一定的时间和精度，主要是依靠特殊的驱动器来实现的。
驱动器有石英、硅、力学和光学等多种。
其中石英芯片是电子时钟的核心部件并且最常用。
可以让电子时钟每秒产生32千分之一秒的精度。
2、晶振电路晶体振荡器电路是将电能转换成振荡信号和时钟信号的基础电路。
在电子时钟中，晶振电路可以将3.3V的DC电源转换成正弦波信号。
3、控制电路控制电路是接收电子时钟信号，并将其转换为可读取的数字信号的电路。
它通过检测当前的时钟值与它预设的标准值，来决定是否需要重新设定。
4、显示电路为了使时间显示准确，显示电路需要有一定的能力，它可以将控制电路经过变换后的数字转化为可视的数字或符号信号，比如LED。
我们首先使用PIC16F628A微控制器来控制数字电子钟，PIC16F628A是一款常用的单片机，在实现数字电子钟的最基本功能时天然的具有很多优势，即具有丰富的I/O口及高性能的CPU。
而在驱动这个数字电子时钟时，我们选择了普通的石英晶振，其工作电压为3.3V，频率为32.768kHz。
它的作用是将电源电压转换成正弦波信号，然后此信号可以被PIC单片机读取，从而实现全电子时钟功能。
在处理每秒钟走过的时间时，我们使用计数器根据晶振输入的时钟信号逐渐计数，而当计数器计数到一定值时，PIC单片机就知道一秒的时间已经过去，然后继续进行计算.最后，我们选用一个4位共阳极数码管来将这些数据转化为显示数字的动作，它从数据地址上读取数据，然后一次送到一位，就可以实时显示电子时钟的实时时间。
基于单片机的数字电子时钟设计
基于单片机的数字电子时钟设计数字电子时钟是一种非常常见的电子产品，它可以帮助我们实现精确的时间显示，让我们的生活更加方便。
随着科技的不断发展，数字电子时钟也在不断更新和发展，基于单片机的数字电子时钟已经成为当前最先进的技术之一。
本文将介绍基于单片机的数字电子时钟的设计原理和实现方法。
一、数字电子时钟的设计原理数字电子时钟的实现原理就是把时间信号转换成数字信号，再通过计算机芯片来显示时间。
其中，时间信号可以是电缆信号或者无线信号，并且也可以通过外部的控制电路进行调节。
而计算机芯片可以采用单片机、PLC控制器等方案进行设计。
基于单片机的数字电子时钟，可以使用数字时钟芯片和定时器芯片来完成。
数字时钟芯片是一种能够实现数据的统计、时钟显示等功能的IC芯片，通过将其与定时器芯片相连，就能够实现精确的时间统计和显示。
此外，在设计时还需要进行软硬件电路的优化和调试。
二、基于单片机的数字电子时钟的实现方法1、硬件设计基于单片机的数字电子时钟的硬件设计，主要包含单片机控制电路、显示电路、外设接口电路、供电电路、时钟芯片和定时器芯片等部分。
其中，时钟芯片用于提供精准的时间信号，定时器芯片则用于进行计时，而单片机和外设接口电路则用于控制整个数字电子时钟的功能。
另外，数字电子时钟还需要进行外观设计，通常采用的是数码管或液晶屏幕显示时间。
通过优化电路布局和参数匹配，可以有效地提高整个数字电子时钟的稳定性和精度。
2、软件设计在数字电子时钟的软件设计中，主要包含固件设计和操作系统设计两部分。
固件设计是指对单片机系统进行程序编写、调试和优化，以实现时钟的各种功能；而操作系统设计，则是对固件进行封装，建立起一套完整的操作环境，方便用户进行操作。
在固件设计中，需要考虑到时钟的显示、调节、闹钟、定时等多种功能的实现。
通常，这些功能都会涉及到多个模块和数据结构的设计，需要通过循序渐进的方式逐步实现。
在操作系统设计中，需要对时钟的各种操作进行封装，形成一套完整的操作界面。
数字电子钟的课程设计
数字电子钟的课程设计一、课程目标知识目标：1. 学生能够理解数字电子钟的基本原理，掌握计时、显示等关键功能的工作机制。
2. 学生能够阐述数字电子钟中常见电子元件如晶体振荡器、计数器、显示器的功能及其相互关系。
3. 学生能够运用所学知识，分析并解释数字电子钟电路图的构成及工作原理。
技能目标：1. 学生能够通过小组合作，完成数字电子钟的搭建，并对其进行调试。
2. 学生能够运用基本的电路知识和编程技能，实现对数字电子钟功能的修改和优化。
3. 学生能够运用信息检索和问题解决策略，自主解决在搭建和调试过程中遇到的技术难题。
情感态度价值观目标：1. 培养学生对电子技术和物理科学的兴趣，激发他们探索未知、创造新知的欲望。
2. 培养学生团队协作意识，提高沟通与协作能力，培养共同解决问题的责任感。
3. 通过对数字电子钟的学习与实践，增强学生的环保意识和科技伦理观念，引导他们合理使用电子设备，关注电子产品对环境的影响。
课程性质分析：本课程属于电子技术领域，结合物理科学与工程技术，注重理论联系实际，强调实践操作能力。
学生特点分析：考虑到学生所在年级，应具备一定的物理知识和数学基础，同时具备初步的电路理解和动手能力。
教学要求：结合学生特点，教学应注重理论与实践相结合，鼓励学生动手实践，通过项目式学习，促进学生深度理解和技能掌握。
通过具体的学习成果分解，为教学设计和评估提供明确的标准。
二、教学内容1. 数字电子时钟原理：晶体振荡器、时钟芯片、计数器、显示器工作原理及其在数字电子钟中的应用。
- 教材章节：第二章第三节《计时器与电子时钟》2. 电路元件功能与连接：介绍常见电子元件，如电阻、电容、二极管、三极管等在数字电子钟中的作用及连接方式。
- 教材章节：第一章《电子元件及其特性》3. 数字电子钟电路分析与设计：分析典型数字电子钟电路图，学习电路设计方法和技巧。
- 教材章节：第三章《数字电路分析与设计》4. 数字电子钟编程与调试：介绍简单的编程知识，使用编程软件对数字电子钟进行编程与调试。
电子时钟完整版 有实物图
3.6 校时电路……………………………………………………………….14 3.6.1 电路结构及工作原理……………………………………………14 3.6.2 电路仿真…………………………………………………………14 3.6.3 元器件的选择及参数确定………………………………………15
3.7 整点报时电路………………………………………………………….16 4 电路总体仿真………………………………………………………………16 5 电路安装、调试与测试……………………………………………………18
7
图 3.2 由仿真图可知，该电路可以得到 5V 的直流电源，因此可以做为整个系统的电源。
3.1.3 元件的选择
电网供给交流电压（220v 50HZ）经变压器降压后，得到符合电路需要的 交流电压，然后由整流桥经整流后变换成方向不变、大小随时间变化的脉动电流， 然后有滤波电容滤去其中的杂波，并且可以抵消线路的电感效应防止产生自激震 荡，但是这样的直流电压还会随电网和负载的变化而变化，因此在该电路中又使 用了稳压芯片（7805）可以得到比较理想的直流电压，输出端的滤波电容的作用 是用以滤除输出端的高频信号，改善电路的暂态效应。
这里我用 555 定时器构成一个多谐振荡器其产生的频率为 100Hz,然后 经过整形、分频获得 1Hz 的秒脉冲。电路原理图如图 3.3
8
图 3.3 3.2.2 电路仿真结果如下图 3.4
图 3.4 由仿真图可知，产生的波形符合我们的标准，周期大约为 1 秒，大致可以做为秒 脉冲信号。
3.2.3 元件的选择
电子技术综合训练
设计报告
题目：
多功能电子钟的设计
姓名： 学号： 班级： 同组成员： 指导教师： 日期：
杜鹏 10020106 控制工程基地一班 宋峰 杨新华 2012 年 12 月 31 日星期一
数字电子钟讲解
电子制作实训报告题目：数字电子钟班级：09电信姓名：苏欣欣指导教师：赵欣湖北轻工职业技术学院完成日期：2011年4月16日目录第一章概述 3第二章数字电子钟的电路原理 4 第三章电路调试与制作12第四章总结与体会12第五章附录13第一章概述数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运运超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。
诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意义。
虽然市场上已有现成的数字集成电路芯片出售，价格便宜，使用方便，这里所制作的数字电子可以随意设置时，分的输出，是数字电子中具有体积小、耗电省、计时准确、性能稳定、维护方便等优点。
设计目的（1）加强对电子制作的认识，充分掌握和理解设计个部分的工作原理、设计过程、选择芯片器件、电路的焊接与调试等多项知识。
（2）把理论知识与实践相结合，充分发挥个人与团队协作能力，并在实践中锻炼。
（3）提高利用已学知识分析和解决问题的能力。
（4）提高实践动手能力。
第二章数字电子钟的电路原理数字电子钟的设计与制作主要包括：数码显示电路、计数器与校时电路、时基电路和闹铃报时电路四个部分。
1．数码显示电路译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。
显示器件选用FTTL-655SB双阴极显示屏组。
在计数电路输出信号的驱动下，显示出清晰的数字符号。
2．计数器电路LM8560是一种大规模时钟集成电路它与双阴极显示屏组可以制成数字钟钟控电路。
3．校时电路数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，时基电路的误差会累积；又因外部环境对电路的影响，设计产品会产生走时误差的现象。
数字电子钟的设计 数电数字电子钟课程设计
数字电路课程设计报告课程名称数字电路技术基础设计题目数字电子钟的设计所学专业名称电子信息工程班级2008级电信（2）班学号2008210139学生姓名司浩指导教师吕承启2010年6月20 日数字电子技术课程设计报告一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.二、设计要求（1）设计指标①时间以12小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求①画出电路原理图（或仿真电路图）；②元器件及参数选择；（3）制作要求：自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
（a）数字钟组成框图2．晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子时钟表一题目分析及系统结构划分本实验要求用MAX+PLUS 11设计一数字电子时钟表，具体要求如下：（1）有完整和准确的记数功能，即能显示从00-00-00到23-59-59。
（2）可对时，分，秒进行调整，有整点报时功能。
为使设计出来的电子表满足MAX+PLUS的要求，需要所设计思路尽可能的清楚，使设计尽可能的简洁，故将系统划分为如下五个模块：状态选择模块---StateSelec；时，分，秒调整和记时模块---Hcount ,Scount,Mcount;Bcd—Led 转换即显示模块---Bcdled;分频模块---Divide;记数与调整模块---Enaselect 这五个模块的连接由下图实现：二各模块功能描述（一）Stateselect设计思想为：由Set信号的上升沿来选择四种工作状态：电子时钟正常工作状态，时调整状态，分调整状态，秒调整状态。
当然只有Sel信号的上升沿且Up信号有上升沿到来时，才由Stateselect将选择的状态送下一级模块。
即Stateselect 模块可控时钟在上述四种状态的切换，实现为：当Set未被按下时，Setmodel 输出为0，此时时钟工作于正常记时状态；当Set第一次被按下时，Setmodel 输出变为1，且一直维持到Set第四次按下。
此时为秒调整状态，当Up信号有上升沿来临时，秒值递加；当Set第二次被按下时，变为分调整状态，当Up信号有上升沿来临时，分值递加；当Set第三次被按下时，变为时调整状态，当Up信号有上升沿来临时，时值递加；当Set第四次按下时，Setmodel输出又变为0，时钟完成调整工作进入正常工作状态。
次后当Set再次按下时将重复上述工作状态的转换。
Verilog代码为：module stateselect(set,up,sup,mup,hup,setmode,clk);input set,up,clk;output sup,mup,hup,setmode;reg sup,mup,setmode,hup;reg [1:0]selc;always@(posedge set)beginselc=selc+1;endalways @(posedge clk)begincase(selc)0: setmode=0;1: beginsetmode=1;sup=up;end2：mup=up;3: hup=up;endcaseendendmodule用MAX+PLUS仿真的波形：（二）Enaselect:设计思想：由Stateselect模块的Setmodel作为Enaselect的Sel输入信号的上一级来源，当Sel为0时Enaout选择Ena0,为正常记时状态;当Sel为1时，Enaout选择Ena1,时，分，秒调整状态。
Verilog代码为：module enaselect(ena0,ena1,sel,enaout);input ena0,ena1,sel;output enaout;assign enaout=(sel==0)?ena0:ena1;endmodule用MAX+PLUS仿真的波形：(三)Scount:设计思想：本模块实现秒调整和记时功能。
有00到59的记数功能。
当Clk 上升沿来临时，此时若Ena有效时，判断如果为秒值为58时，则秒的低位Lbcd 变成9,且使进位信号Cin为1；如果为秒值为59时，则使秒值为00，且使进位信号Cin变为0,其他情况下，秒值低位逢十进一，即当秒值为9时，秒值高位进一位，当秒值不为9时，秒值加一。
Verilog代码为：module scount(ena,lbcd,hbcd,cin,clk);input ena,clk;output [3:0] lbcd,hbcd;output cin;reg cin;reg [3:0] lbcd,hbcd;always @(posedge clk)beginif(ena)beginif(lbcd==8&&hbcd==5)beginlbcd=9; cin=1;endelse if (lbcd==9&&hbcd==5)beginlbcd=0;hbcd=0;cin=0;endelse if (lbcd==9)beginlbcd=0;hbcd=hbcd+1;endelselbcd=lbcd+1;endendendmodule用MAX+PLUS仿真的波形：（四）Mcount设计思路：Mcount模块与Scount模块大致上是一致的唯一的差别就是比Scount模块多了Sound也就是整点报时信号的输出。
当分值为00时Sound有上升沿持续到分值变成01，也就是有一分的报时时间。
Verilog代码为：module mcount(ena,lbcd,hbcd,cin,clk,sound);input ena,clk;output [3:0] lbcd,hbcd;output cin,sound;reg cin,sound;reg [3:0] lbcd,hbcd;always @(posedge clk)beginif(ena)beginif(lbcd==8&&hbcd==5)beginlbcd=9; cin=1;endelse if (lbcd==9&&hbcd==5)beginlbcd=0;hbcd=0;cin=0;sound=1;endelse if (lbcd==9)beginlbcd=0;hbcd=hbcd+1;endelsebeginlbcd=lbcd+1;sound=0;endendendendmodule用MAX+PLUS仿真的波形：（五）Hcount:设计思路：Hcount模块与Scount模块的工作原理大致相同。
Hcount模块是记数从00到23，没有Cin信号功能。
Verilog代码为：module hcount(ena,lbcd,hbcd,clk);input ena,clk;output [3:0] lbcd,hbcd;reg [3:0] lbcd,hbcd;always @(posedge clk)beginif(ena)beginif(lbcd==3&&hbcd==2)beginlbcd=0;hbcd=0;endelse if (lbcd==9)beginlbcd=0;hbcd=hbcd+1;endelselbcd=lbcd+1;endendendmodule用MAX+PLUS仿真的波形：（六）Bcdled:设计思路：本模块我们在前几次实验中都曾遇到过，所以这里也就不费笔墨重复了。
Verilog代码为：modulebcdled(clk,slbcd,shbcd,mlbcd,mhbcd,hlbcd,hhbcd,ledseg,ledscan);input clk;input[3:0] slbcd,shbcd,mlbcd,mhbcd,hlbcd,hhbcd;output [6:0] ledseg;output [2:0] ledscan;reg [6:0] ledseg;reg [3:0] bcdmid;reg [2:0] ledscan;parameter led0=7'h3f;parameter led1=7'h06;parameter led2=7'h5b;parameter led3=7'h4f;parameter led4=7'h66;parameter led5=7'h6d;parameter led6=7'h7d;parameter led7=7'h07;parameter led8=7'h7f;parameter led9=7'h6f;parameter led10=7'h40;always @(posedge clk)beginledscan=ledscan+1;case(ledscan)0:bcdmid=slbcd;1:bcdmid=shbcd;2:bcdmid=10;3:bcdmid=mlbcd;4:bcdmid=mhbcd;5:bcdmid=10;6:bcdmid=hlbcd;7:bcdmid=hhbcd;endcasecase(bcdmid)0:ledseg=led0;1:ledseg=led1;2:ledseg=led2;3:ledseg=led3;4:ledseg=led4;5:ledseg=led5;6:ledseg=led6;7:ledseg=led7;8:ledseg=led8;9:ledseg=led9;10:ledseg=led10;endcaseendendmodule用MAX+PLUS仿真的波形：(七)Divide:设计思路：将Clk八分频。
Verilog代码为：module divide(clkin,clkout);input clkin;output clkout;reg[2:0] count;reg clkout;always @(posedge clkin)begincount=count+1;if(count==7)clkout=1;elseclkout=0;endendmodule用MAX+PLUS仿真的波形：（八）与门：二输入与门的作用是把Divide模块的Clkout与Scount模块的Cin作为与门的两输入。
即当Clkout与Cin都有效时的输出作为Mcount模块的Ena0。
三输入与门的作用是把Divide模块的Clkout与Scount模块的Cin和Mcount的Cin 作为与门的三输入。
即当Clkout与两Cin都有效时的输出作为Hcount模块的Ena0。
三实验中问题及解决本时钟电路的总体波形如下：本实验中遇到的主要难题是调时功能的实现及整点报时输出信号的选择。
调时要考虑到对时,分,秒的选择，在实验中我通过两输入端set和up来实现该功能。
当第一次被按下时用来调秒，第二，三次再被按下时用来调分和时，其具体由程序来实现。
由于电路要在整点进行报时，其持续时间为一分钟，故输出信号不能有mcount模块的cin引出，因为它在离整点一分时就输出一上升沿信号，不满足题目要求。
所以我在mcount模块中增加一输出端sound来解决该问题。
四实验下载运行情况本实验代码程序模拟运行成功后将其装入可编程逻辑器件EPM7128SLC84-15 中并对其分配引脚，然后将其下载到数字电路实验箱中，按引脚排列进行连线，实际运行成功。
五实验总结用Verilog编写数字电路是很方便的这一点可以从本实验看出，但MAX+PLUS11 要求设计者尽可能地简洁，而且这个要求是很严格的，它要求设计者没有一句多余的。