常用数字电路单元的结构
第5章数字逻辑电路.ppt
（2）逻辑关系式表示：F=A·B·C
（3）真值表表示：如图表5-1所示
下一页 返回
5.4 基本逻辑门电路
2.“或”逻辑关系 当决定事件的各个条件中只要有一个或一个以上具备时事件就
会发生 图5-10所示，F和A、B、C之间就存在“或”逻辑关系 “或”逻辑也有如上三种表示方法： （1）图5-11所示为“或”逻辑图形符号 （2）逻辑表达式：F=A+B+C （3）真值表：见表5-2
下一页 返回
5.2 数制
5.2.2 二进制数
二进制数只有0和1两个符号。只要能区分两种状态的元件即 可实现。
计数的基数为2，各位数的权是2的幂，计数规律是“逢二进 一”
N位二进制整数的表达示为：
例5.1 一个二进制数10101000， 试求对应的十进制数
上一页 下一页 返回
5.2 数制
图5-23是利用三态与非门组成的双向传输通路，改变控制端C 的电平，就可控制信号的传输方向。
上一页 下一页 返回
5.4 基本逻辑门电路
3. CMOS门电路 CMOS门电路是由PMOS管和NMOS管构成的一种互补对称场效
应管集成门电路。 下面是几种常用的CMOS门电路的结构和工作原理的简要说明 （1）CMOS与非门：如图5-24所示 当A、B全为1时，T1和T2同时导通，T3和T4同时截止，F=0 当输入端由一个或全为0时，串联的T1和T2必有一个或两个全部截
上一页 下一页 返回
5.4 基本逻辑门电路
（5）TTL三态输出与非门电路。简称三态门，图5-20是其逻辑 图形符号。A、B是输入端，C是控制端，F为输出端。输出端除 了可以实现高低电平外，还可以出现高阻状态。
数字电路讲义 第三章
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS Complementary Metal-Oxide-Semiconductor TTL 即即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
E
B UBE(sat) iB ≥ IB(sat) E C
三极管 截止状态 等效电路
UCE(sat)
三极管 饱和状态 等效电路
EXIT
逻辑门电路
开关工作的条件
截止条件 uBE ＜ Uth 可靠截止条件为 uBE ≤ 0
VCC U CE(sat) RC VCC RC
饱和条件
iB ＞ IB(Sat)
逻辑门电路
[例] 下图中，已知 ROFF 800 ，RON 3 k，试对应 输入波形定性画出TTL与非门的输出波形。
A 3.6 V 0.3 V
逻辑0 (a)
逻辑1
O Ya t
(b)
解：图(a)中，RI = 300 < ROFF 800 相应输入端相当于输入低电平， O 也即相当于输入逻辑 0 。 Yb 不同因此 TTLY 系列， R R 不同。 ON、 OFF UOH 。 a 输出恒为高电平 图(b)中，RI = 5.1 k > RON 3 k 相应输入端相当于输入高电平， O 也即相当于输入逻辑 1 。 Yb A 1 A 因此，可画出波形如图所示。
0. 3 O
t
EXIT
逻辑门电路
二、三极管的动态开关特性
减法器、加法器、倍乘器、反相器、积分器、微分器的运算特点
减法器、加法器、倍乘器、反相器、积分器、微分器的运算特点1. 引言1.1 概述减法器、加法器、倍乘器、反相器、积分器和微分器是数字电路中常用的基本运算单元。
它们在各种电子设备和系统中扮演着重要的角色。
这些运算特点的详细了解对于理解数字电路的工作原理以及设计和应用具有重要意义。
1.2 文章结构本文将从六个方面详细介绍减法器、加法器、倍乘器、反相器、积分器和微分器的运算特点。
首先，我们将介绍每个运算特点的原理，包括其工作原理和数学模型。
然后，我们将讨论它们各自的功能与用途，以及它们在不同领域中的实际应用案例。
最后，我们将进行对比分析，并展望未来关于这些运算特点的发展方向。
1.3 目的本文旨在全面介绍减法器、加法器、倍乘器、反相器、积分器和微分器的运算特点，并探讨它们在实际应用中起到的作用。
通过深入了解这些运算特点，读者可以更好地理解数字电路的基础知识，并能够灵活运用它们进行信息处理和信号处理。
此外，本文还将展望这些运算特点未来的发展方向，为读者提供了进一步研究和应用的参考依据。
2. 减法器的运算特点减法器是一种常见的数字电路，用于实现数字信号的减法运算。
本节将首先介绍减法器的基本原理，包括其电路结构和工作方式。
然后，我们将详细讨论减法器的功能与用途，以及在实际中广泛应用的案例。
2.1 原理介绍减法器是由数个逻辑门组成的电路，在输入端接收两个二进制数作为操作数，并输出它们的差值。
它采用补码运算进行计算，通过对被减数取反并加上减数进行补码相加来得到结果。
通常使用二进制加法器结构实现。
2.2 功能与用途减法器主要功能是进行数字信号的减法运算。
在数字电子领域中，大量应用了减法器来实现不同功能模块——如比较、编码、解码、数据处理和控制等，在计算机系统、通信设备、图像处理和音频处理等领域有着广泛应用。
2.3 实际应用案例减法器在很多领域中都有实际应用。
例如，在计算机的算术逻辑单元(ALU)中，减法器用于进行整数和浮点数的减法计算。
数字电子技术第1单元数字电路基础知识
第二部分 相 关 知 识
1.1 1.2 1.3 1.4 1.5 1.6
数字电路概述
计数体制
码制 逻辑代数基础
逻辑函数的化简
数字逻辑门电路
1.1 数字电路概述
1.1.1 什么是数字电路
1．数字电路的特点
• 数字信号目前常取二值信息，它用两个有 一定数值范围的高、低电平来表示，也可 用两个不同状态的逻辑符号如“1”或“H” 和“0”或“L”来表示。
第1单元 数字电路基础知识
第一部分 任 务 导 入
• 数字电路是电子技术的另一大类，广泛应 用于各个领域的各种电子电路之中。
• 图1-1所示为由数字集成块构成的触摸LED 追逐电路。 • 该电路主要是由数字门（如IC1）与数字 计数器（如IC2）共同构成的。
图1-1 数字集成块构成的触摸LED追逐电路
③ 数字电路不仅能完成数值运算，还可以 进行逻辑运算与判断，在控制系统中这是 不可少的，因此又把数字电路称作“数字 逻辑电路”。
1.1.3
数字电路与脉冲电路的异同
• 脉冲信号是短促的断续作用的电压或电流信 号，图1-4所示为常见的脉冲信号波形。 • 除正弦波和它的合成信号外，其他形式的信 号都属于脉冲信号。
3．二进制数运算规则
2．十进制数的计数原则
• 十进制数的计数原则是：逢10进1，借1当10。
• 例如，十进制数3743. 3由5位数字组成，小 数点左边有4位，右边有1位。
• 这个数实际上是由以下多项式缩写而成的， 即
3743.3=3×103+7×102+4×101+3×100+3×10−1
• 依此类推，任何一个n位整数、m位小数 的十进制数(N)10均可记为
数字电路(复习)
②C＝1、C＝0，即C端为高电平（+VDD）、C端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，uO＝uI 。
2．三态门电路的输出有高阻态、高电平和低电平3种状态
• 三态门逻辑符号控制端电平的约定
A
1
Y
EN
EN
（a）控制端低电平有效
控制端加低电平信号时，三 态门处于工作状态，Y＝A， 加高电平信号时禁止，Y＝Z
加法器
能对两个1位二进制数进行相加而求得和及进位的逻辑电 路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位，即 相当于3个1位二进制数的相加，求得和及进位的逻辑电路称 为全加器。 实现多位二进制数相加的电路称为加法器。按照进位方 式的不同，加法器分为串行进位加法器和超前进位加法器两 种。串行进位加法器电路简单、但速度较慢，超前进位加法 器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设计 代码转换电路、二进制减法器和十进制加法器等。
数据分配器
数据分配器的逻辑功能是将1个输入数据传送到 多个输出端中的1个输出端，具体传送到哪一个输出 端，也是由一组选择控制（地址）信号确定。 数据分配器就是带选通控制端即使能端的二进 制译码器。只要在使用中，把二进制译码器的选通 控制端当作数据输入端，二进制代码输入端当作选 择控制端就可以了。 数据分配器经常和数据选择器一起构成数据传 送系统。其主要特点是可以用很少几根线实现多路 数字信息的分时传送。
八进制数
0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17
十六进制数
0 1 2 3 4 5 6 7 8 9 A B C D E F
门电路 国标符号 曾用符号 美国符号 表达式
基本逻辑单元介绍
基本逻辑单元介绍
数字电路最基本的逻辑单元是门电路。
门电路是数字电路中最基本的逻辑单元，使输出信号与输入信号之间产生一定的逻辑关系，所以在数字电路中的基本电路有门电路。
用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。
由于具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。
用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。
由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。
现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。
逻辑门是数字逻辑电路的基本单元。
存储器是用来存储二进制数据的数字电路。
从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
组合电路是由最基本的逻辑门电路组合而成。
特点是：输出值只与当时的输入值有关，即输出惟一地由当时的输入值决定。
电路没有记忆功能，输出状态随着输入状态的变化而变化，类似于电阻性电路，如加法器、译码器、编码器、数据选择器等都属于此类。
数字集成电路的分类
数字集成电路的分类数字集成电路有多种分类方法，以下是几种常用的分类方法。
1.按结构工艺分按结构工艺分类，数字集成电路可以分为厚膜集成电路、薄膜集成电路、混合集成电路、半导体集成电路四大类。
图如下所示。
世界上生产最多、使用最多的为半导体集成电路。
半导体数字集成电路（以下简称数字集成电路）主要分为TTL、CMOS、ECL三大类。
ECL、TTL为双极型集成电路，构成的基本元器件为双极型半导体器件，其主要特点是速度快、负载能力强，但功耗较大、集成度较低。
双极型集成电路主要有TTL(Transistor-Transistor Logic)电路、ECL(Emitter Coupled Logic)电路和I２L(Integrated Injection Logic)电路等类型。
其中TTL电路的性能价格比最佳，故应用最广泛。
ECL，即发射极耦合逻辑电路，也称电流开关型逻辑电路。
它是利用运放原理通过晶体管射极耦合实现的门电路。
在所有数字电路中，它工作速度最高，其平均延迟时间tpd可小至1ns。
这种门电路输出阻抗低，负载能力强。
它的主要缺点是抗干扰能力差，电路功耗大。
MOS电路为单极型集成电路，又称为MOS集成电路，它采用金属－氧化物半导体场效应管(Metal Oxide Semi-conductor Field Effect Transistor,缩写为MOSFET)制造，其主要特点是结构简单、制造方便、集成度高、功耗低，但速度较慢。
MOS集成电路又分为PMOS(P-channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)、NMOS(N-channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)和CMOS(Complement Metal Oxide Semiconductor，复合互补金属氧化物半导体)等类型。
MOS电路中应用最广泛的为CMOS电路，CMOS数字电路中，应用最广泛的为4000、4500系列，它不但适用于通用逻辑电路的设计，而且综合性能也很好，它与TTL电路一起成为数字集成电路中两大主流产品。
数电知识点总结
数电知识点总结数电（数位电子）是一门研究数字电子技术的学科，涉及到数字电路、数字信号处理、数字系统等多个方面的知识。
数字电子技术已经成为现代电子工程技术的基础，并且在通信、计算机、控制、显示、测量等领域都有广泛的应用。
本文将从数字电路、数字信号处理和数字系统三个方面对数电的知识点进行总结。
1. 数字电路数字电路是将数字信号作为输入、输出，通过逻辑门、存储器等数字元器件完成逻辑运算和信息处理的电路。
数字电路是实现数字逻辑功能的基本组成单元，包括组合逻辑电路和时序逻辑电路两种类型。
1.1 组合逻辑电路组合逻辑电路是由若干逻辑门进行组合而成的电路，其输出仅取决于当前输入的组合，不受到电路内过去的状态的影响。
组合逻辑电路主要包括门电路（与门、或门、非门等）、编码器、译码器、多路选择器、加法器、减法器等。
常用的集成逻辑门有 TTL、CMOS、ECL、IIL 四种族类。
常见的集成逻辑门有 TTL、 CMOS、 ECL、 IIL 四种。
1.2 时序逻辑电路时序逻辑电路是组合电路与触发器相结合，结构复杂。
时序逻辑电路主要包括触发器、寄存器、计数器、移位寄存器等。
在传统的 TTL 集成电路中，触发器主要有 RS 触发器、 JK触发器、 D 触发器和 T 触发器四种。
在 CMOS 集成电路中一般用 T 触发器，D 触发器和 JK 触发器等。
2. 数字信号处理数字信号处理（DSP）是利用数字计算机或数字信号处理器对连续时间的信号进行数字化处理，包括信号的采样、量化和编码、数字滤波、谱分析、数字频率合成等基本处理方法。
数字信号处理已广泛应用于通信、音频、视频、雷达、医学影像等领域。
2.1 信号采样和量化信号采样是将连续时间信号转换为离散时间信号的过程，采样频率必须高于信号频率的两倍才能保证信号的完全重构。
信号量化是将采样得到的连续幅度信号转换为一个有限数目的离散的幅度值的过程，量化误差会引入信号失真。
2.2 数字滤波数字滤波是利用数字计算机对数字信号进行特定频率成分的增益或者衰减的处理过程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章常用数字单元电路结构3.1 引言本章介绍CMOS数字电路中常用单元电路的结构。
本章暂不考虑电路性能问题，因此可将MOS管看成受电压控制的开关。
3.2 互补静态CMOS逻辑互补静态逻辑是CMOS电路中最重要的逻辑系列，目前多数CMOS逻辑电路采用这种方法设计，其一般结构如图3-1。
互补静态逻辑的任何单元电路都是由一个连接VDD的pMOS上拉网络和一个连接GND的nMOS下拉网络构成。
所谓互补关系指这样一种对应关系，在上拉网络中的PMOS管个数与下拉网络中NMOS管个数相等，且在nMOS网络中串联的晶体管，必须对应pMOS网络中的并联晶体管，nMOS网络中的并联晶体管必须对应pMOS网络中的串联晶体管。
满足这种关系时，对于任何输入组合，必有一个网络导通，而另一个网络截止。
这种CMOS逻辑门在输入稳定时，不会有从VDD到GND的电流，因此，其静态功耗很低，这是CMOS电路的主要优点。
静态CMOS逻辑门的另一个重要优点是，在任何输入组合下，输出端或者通过pMOS网络上拉到VDD，或者通过nMOS网络下拉到GND，输出逻辑状态比较稳定，有较强的抗干扰能力。
3.1.1互补静态逻辑基本CMOS逻辑门图3-2是一些基本的CMOS 逻辑门，可以看出，这些基本CMOS 门都符合互补关系。
互补静态CMOS 逻辑门的pMOS 网络和nMOS 网络的导通逻辑恰好相反，如果用F N 表示nMOS 网络的导通逻辑，F P 表示pMOS 网络的导通逻辑，则必须有P N F F = （3-1）例如，在与非门中，AB F N =AB B A F P =+=整个门的逻辑关系与pMOS 网络的导通逻辑相同，但观察nMOS 网络的导通条件更容易些。
这种关系也可以推广到更复杂的电路。
CMOS 逻辑门总是含有反相关系，nMOS 下拉网络总是在部分或全部输入为“1”时导通，从而使输出为“0”。
对于任何互补CMOS 逻辑门，判断逻辑关系的方法是：根据nMOS 网络的导通逻辑，再加上“非”逻辑，就可以得到整个门的逻辑关系。
在互补静态CMOS 逻辑门中，只有反相器、与非门和或非门是最基本的逻辑门，而与门和或门要利用上述基本逻辑门实现，也就是说，一个与门的晶体管数相当于相同输入的与非门的晶体管数加2。
在数字CMOS工艺中，PMOS管的衬底总是接VDD的，NMOS管的衬底总是接GND的，在原理图中可以省略。
2tC.0N35（3-2）Rnnd逻辑门的输入端个数，也称为扇入（fan in）或扇入系数。
静态CMOS逻辑门的扇入不能太大，较大的扇入会导致电路内部存在多个晶体管串联的支路。
由于扩散区电容的影响，串联支路的延迟与晶体管个数N存在平方关系，当N较大时，延迟时间迅速增加。
在实际设计中，很少使用超过4个输入端的逻辑门。
此问题将在后续章节还要进一步讨论。
3.1.3 复合逻辑门除基本逻辑门外，具有“与或非（AOI）”形式的电路也是符合互补关系的静态CMOS逻辑电路，这种“门”称为复合逻辑门或AOI逻辑门。
AOI逻辑门的逻辑关系可以根据下拉网络的导通条件判断。
在图2-4（a）中，nMOS下拉网络的导通条件为C & (A | B)，因此整个门的逻辑关系为⋅=（3-3）Y+C)(BA图2-3（b）中，nMOS下拉网络导通条件为D&(A|B|C)，所以门的逻辑关系为+⋅=（3-4）Y+)D(CBA可见，从nMOS下拉网络得到门的逻辑关系是很容易的。
反之，如果给出类似（3-3）的逻辑方程，设计AOI型逻辑门的方法是先按“非”运算符号下的逻辑关系画出nMOS网络，再按互补关系画出对应的pMOS网络。
从以上电路可以看出，互补静态CMOS逻辑的一般形式是AOI逻辑关系，简单的逻辑门可以理解为AOI逻辑门的特例。
采用AOI逻辑门进行晶体管级设计有较高的晶体管使用效率。
例如，如果使用基本逻辑门实现式2-3的逻辑关系，电路结构将如图3-5，共需要10个晶体管，比图3-4（a）多出4个晶体管。
在全定制设计中，掌握AOI复合逻辑门的设计方法是很重要的。
AOI逻辑门也存在扇入系数的约束，设计AOI逻辑门时，也应避免出现过长的串联支路。
串联晶体管的数量一般以4个为限，复杂的逻辑关系需要采用多级电路实现。
虽然使用AOI逻辑一般比用基本逻辑门设计的电路晶体管数量少，但也不能保证是晶体管最少的设计。
在静态CMOS逻辑中，还存在其它的逻辑系列，其中基于传输门的设计较常用，这种设计方法对许多逻辑关系有最少的晶体管数量。
3.1.4 传输门和三态门单独使用NMOS管或PMOS管作为传输管时，存在“阈值电压损失”问题，用来设计逻辑电路性能较差。
使用传输门设计逻辑电路是较常用的方法。
CMOS 传输门的电路结构如图3-6（a），也属于静态逻辑电路，但为了与互补静态逻辑相区分，一般将基于传输门设计的电路称为“传输门逻辑”或“使用传输门的CMOS逻辑”。
如果图3-6中的A为输入，B为输出，将控制信号G理解为使能信号，则传输门就是一种三态门。
同图3-6（b）相比，传输门实现的3态门的晶体管数较少，但性能则较差。
这种三态门是无（电平质量）恢复能力（nonrestoring）的电路，当输入A质量下降时，例如高电平电压下降，其输出Y的质量会进一步下降，经过多级相同结构的电路后，可能导致逻辑错误。
当传输门逻辑级联时，传输延迟的增加与串联晶体管问题相似，也会按平方关系增长。
图3-6（b）是一种三态反相器，与基本逻辑门不同，其结构不符合互补关系。
三态门一般用于数据总线，但类似的结构，有时也可用来实现某些特殊的逻辑关系。
3.1.5 D锁存器图3-7是数字电路课程中介绍的D锁存器，逻辑功能是：当时钟CLK为高电平时，输出（Q）随输入变化，而CLK为低的时候，最后的值被交叉反馈的门（也称为LATCH）保存，输出与输入无关。
由于CLK=1时，中间的逻辑门就像透明一样，因此也称为“透明锁存器”。
实际集成电路中很少见到结构如图3-7这样的锁存器，因为用了太多的晶体管，共有18个。
图3-8是比较常见的锁存器结构，其特点是晶体管数量少。
图中有8个晶体管，如果算上产生/CLK的反相器，是10个晶体管，但同时使用多个锁存器时，CLK和/CLK可以集中处理。
这种结构的缺点是传输门不具有电平恢复能力，另外，如果CLK与/CLK有交叠，即瞬间同时为高或同时为低，两个传输门会同时导通，当输入信号D与下面的反相器逻辑相反时，会有较大的瞬时电流。
另一种较常见的结构基于图3-9所示的三态反相器，简称三态门。
但EN=0，/EN=1时，上下两个管子都截止，输出即没有连接到VDD，也没有连接到GND，这种状态称为“高阻态”，是除“0”和“1”以外的第3种状态，因此这种门称为“三态门”。
当但EN=1，/EN=0时，上下两个管子都导通，电路的逻辑功能恢复为反相器功能，故称为“三态反相器”。
与传输门相比，“三态反相器”在使能状态下，输出端与VDD或GND是连通的，即使输入电平不好（高电平不够高或低电平不够低），输出电平可以恢复，这是三态门优于传输门之处。
图3-9是基于三态反相器构成的D锁存器，其原理与图基本相同，如果CLK 与/CLK较叠，也会出现两个门的输出端之间的电流。
对于锁存器来说，关键的时序要求（CLK与D变化的先后关系）是在从“透明状态”到“锁存状态”转换，即CLK从1到0变化时，输入数据D必须保持稳定，否则可能锁住错误的数据。
一般来说，当锁存器从锁存状态到透明状态转换时，时序要求不高，因为这时即使输入D还没有稳定，在其后的状态中，锁存器是透明的，数据还是能够正确传输到输出。
3.1.6 触发器集成电路中使用的触发器几乎都是D触发器，其逻辑关系为Q n+1=D。
触发器的特点在于输出Q只能在时钟沿上变化，而当时钟保持在稳定的低电平和高电平时，输出都保持不变。
触发器分为上沿触发和下沿触发两种，图3-10是一个典型的上沿触发的触发器，它可以理解为两个锁存器串联。
在图5中，当CLK=0时，锁存器1是导通的，/QM=/D。
但这时，第2级锁存器处于锁存状态，/QM不能传输到Q。
当CLK有0变为1时，锁存器2“打开”，同时锁存器1“关闭”，CLK上跳前的/QM传递到Q，而输入信号D被锁存器1断开，以后锁存器2是导通的，由于锁存器1处于保持状态，/QM不变，Q也就保持不变。
触发器有两个关键时序参数，一是“建立时间”。
当时钟上跳时，数据D必须已经传递到/QM，否则锁存器1可能锁住了错误数据。
当时钟上跳后，由于传输门有延迟，输入数据D还要暂时保持不变，待最左边的传输门彻底断开后，D 再变化就没有关系了。
时钟上跳后，需要D保持不变的时间称为“保持时间”，是另一个关键参数。
一个超大规模集成电路可能有几万个触发器，只要有一个输入信号与时钟之间不满足时序关系就可能出错，因此，时序问题是数字集成电路实现时最关键的问题。
关于时序问题，后续章节及另一门课程还要讨论。
图3-11是混合信号集成电路中经常出现的D触发器结构，其优点还是电平恢复问题。
将最左边的和中间的三态门用传输门替代的结构也比叫常见。
图3-12 一种标准单元库中的D触发器图3-12是一种标准单元库中的触发器，它有一个异步复位端，RB=0时，触发器将强制为0（Q=0），与CLK无关。
注意，它的输出Q和QB都经过反相器缓冲的，这是为了避免过大的负载电容“拖住”第2级锁存器，使其锁存错误的数据。
另外，为从CK获得CKB，它使用了两个反相器，这是为减小在CK端的输入电容，减轻外部时钟信号的负担。
这种设计思想值得学习，设计一个电路不能只考虑电路本身，还要注意对外部的影响。
3.1.7 不交叠信号生成电路有时希望产生一对互补的信号，如图3-13中EN 和/EN ，但不希望它们出现同时为1或同时为0的情况，这种电路称为不交叠信号生成电路。
由于延迟的存在，用普通的反相器对一个信号取反是不能保证不交叠的，必须使用特殊电路结构。
图3-13是一个最简单的不交叠信号生成电路，两个输出Q 和/Q 是不能同时为1的。
在图3-13中，由于或非门的逻辑关系是“有1就出0”，因此当一个或非门输出1时，在这个1没有变为0之前，另一个是无法变为1的，因此任何状态变化必须从“00”的状态过渡，例如想从“01”变为“10”，中间必须经过“00”，这就避免了“11”状态的出现。
为提高可靠性，可以在或非门后接“偶数个反相器”，增加过渡时间。
在图3-14中，假设原来A=0，则门4输出1，门5输出0，门6输出1，门7输出（/Q）0，门1输出1，门2输出0，门3输出（Q）1。
如果现在A由0变为1，门4变为0，门1输出0，由于Q=1，门5输出暂时不能变化，必须等待Q的变化。
因此，接下来，电路状态变化必须经过如下次序：门2输出1（一个延迟），门3输出0（两个延迟），现在是Q和/Q都为0，接下来门5输出1，然后门6输出0，然后门7输出1。