24小时数字时钟设计
eda课程设计5篇[修改版]
![eda课程设计5篇[修改版]](https://img.taocdn.com/s3/m/a1aef8d5dd36a32d72758100.png)
第一篇：eda课程设计数字钟一、设计要求设计一个数字钟，具体要求如下：1、具有时、分、秒计数显示功能，以24小时循环计时。
2、具有清零、校时、校分功能。
3、具有整点蜂鸣器报时以及LED花样显示功能。
二、设计方案根据设计要求，数字钟的结构如图8-3所示，包括：时hour、分minute、秒second计数模块，显示控制模块sel_clock，七段译码模块deled，报时模块alert。
三、VHDL程序library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; useIEEE.STD_LOGIC_UNSIGNED.ALL;---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library UNISIM;--use UNISIM.VComponents.all;entityddz is port(rst,clk: in std_logic; hour_h: out std_logic_vector( 6 downto 0); hour_l: outstd_logic_vector( 6 downto 0); min_h: out std_logic_vector( 6 downto 0);min_l: out std_logic_vector( 6 downto 0);sec_h: out std_logic_vector( 6 downto 0);sec_l: out std_logic_vector( 6 downto 0)); endddz;architecture Behavioral of ddz is signalcnt: std_logic_vector(15 downto 0); signalsec_h_in: std_logic_vector( 3 downto 0); signalsec_l_in: std_logic_vector( 3 downto 0); signalmin_h_in: std_logic_vector( 3 downto 0); signalmin_l_in: std_logic_vector( 3 downto 0); signalhour_h_in: std_logic_vector(3 downto 0); signalhour_l_in: std_logic_vector(3 downto 0);signalclk_s,clk_m,clk_h: std_logic; begin process(rst,clk) begin if rst='0' then sec_h_in'0');sec_l_in'0');clk_msec_l_inifsec_h_in=5 thensec_h_inclk_melsesec_h_inclk_mend if; else sec_l_inclk_mend if; end if; end process;process(rst,clk_m) begin if rst='0' then-- min_h_in'0');min_l_in'0'); -- clk_hmin_l_inmin_h_inclk_mend if; else min_l_inend if; end if; end process;process(rst,clk_n) begin if rst='0' then-- hour_h_in'0');hour_l_in'0'); -- clk_hhour_l_inhour_h_inclk_nend if; else hour_l_inend if; end if; end process;process(sec_l_in) begin casesec_l_in iswhen "0000" =>sec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lsec_lprocess(sec_h_in) begin casesec_h_in iswhen "0000" =>sec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hsec_hprocess(min_l_in) begin casemin_l_in iswhen "0000" =>min_lmin_lmin_lwhen "0011" =>min_lmin_lmin_lmin_lmin_lmin_lmin_lmin_lprocess(min_h_in) begin casemin_h_in iswhen "0000" =>min_hmin _h min _hmin _hmin _h min _hmin _hmin _hmin _hmin _hmin _hend case; end process;process(hour_l_in) begin casehour_l_in iswhen "0000" =>hour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lhour_lprocess(hour_h_in) begin casehour_h_in iswhen "0000" =>hour_hhour_hhour_hhour_h hour _h hour _h hour _h hour _h hour _hhour_h hour _h四、VHDL仿真结果五、课程设计心得通过这次课程设计，有效得巩固了课本所学的知识，而且通过上机仿真不断发现问题并及时改正，加深了我们对该课程设计的印象。
基于FPGA的24小时时钟
XXXXXX课程设计报告电子线路设计课程设计报告[24小时时钟电路设计]小组成员：XXXXXXXXXXXXXX 院（系）：电气信息工程学院年级专业：20XX级电子信息工程指导老师：XX XX XX 联系电话：XXXXXXXXX二〇XX年XX月摘要本设计为24小时时钟设计，具有时、分、秒计数显示功能，以24小时循环计时的时钟电路；具有时、分校准以及清零的功能。
本设计采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在QUARTUSⅡ工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。
系统由主控模块、分频模块、译码模块以及显示组成。
经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，由按键输入进行数字钟的清零功能。
关键词时钟,QUARTUSⅡ,VHDL,FPGAAbstractThe design for the 24-hour clock design, with hours, minutes, seconds count display, a 24-hour cycle of the clock timing circuit; with hours, minutes, and cleared the calibration function.This design uses EDA technology to hardware description language VHDL description of the means for the system logic design documents, software tools in QUARTUSⅡenvironment, using top-down design approach, from the various modules together to build a basic FPGA-based digital clock.System by the control module, frequency module, decoding module and display components. The compilation and simulation of the design process, in the download validation of programmable logic devices, the system can complete the hours, minutes, seconds, respectively, indicated by the key input for clear digital clock function.Keywords clock,QUARTUSⅡ,VHDL,FPGA目录摘要 (Ⅰ)ABSTRACT (Ⅱ)1 绪论 (1)1.1 题目意义 (1)1.2 设计要求 (1)2 设计的基本原理 (2)2.1 设计原理 (2)2.2 设计流程 (3)3 设计方案 (4)3.1 设计思路 (4)3.2 模块图和功能 (4)3.2.1 分频模块 (4)3.2.2 主控模块 (5)3.2.3 译码模块 (8)3.2.4 顶层模块 (10)4 测试 (11)4.1 模块仿真 (11)4.1.1 分频模块 (12)4.1.2 主控模块 (13)4.1.3 译码模块 (14)4.2 顶层模块仿真 (15)5 结论 (16)6 参考文献 (17)1 绪论1.1 题目意义现在是一个知识爆炸的新时代。
电子时钟完整版 有实物图
3.6 校时电路……………………………………………………………….14 3.6.1 电路结构及工作原理……………………………………………14 3.6.2 电路仿真…………………………………………………………14 3.6.3 元器件的选择及参数确定………………………………………15
3.7 整点报时电路………………………………………………………….16 4 电路总体仿真………………………………………………………………16 5 电路安装、调试与测试……………………………………………………18
7
图 3.2 由仿真图可知，该电路可以得到 5V 的直流电源，因此可以做为整个系统的电源。
3.1.3 元件的选择
电网供给交流电压（220v 50HZ）经变压器降压后，得到符合电路需要的 交流电压，然后由整流桥经整流后变换成方向不变、大小随时间变化的脉动电流， 然后有滤波电容滤去其中的杂波，并且可以抵消线路的电感效应防止产生自激震 荡，但是这样的直流电压还会随电网和负载的变化而变化，因此在该电路中又使 用了稳压芯片（7805）可以得到比较理想的直流电压，输出端的滤波电容的作用 是用以滤除输出端的高频信号，改善电路的暂态效应。
这里我用 555 定时器构成一个多谐振荡器其产生的频率为 100Hz,然后 经过整形、分频获得 1Hz 的秒脉冲。电路原理图如图 3.3
8
图 3.3 3.2.2 电路仿真结果如下图 3.4
图 3.4 由仿真图可知，产生的波形符合我们的标准，周期大约为 1 秒，大致可以做为秒 脉冲信号。
3.2.3 元件的选择
电子技术综合训练
设计报告
题目：
多功能电子钟的设计
姓名： 学号： 班级： 同组成员： 指导教师： 日期：
杜鹏 10020106 控制工程基地一班 宋峰 杨新华 2012 年 12 月 31 日星期一
EDA课程设计报告--24小时时钟
课程设计报告课程名称EDA课题名称24小时时钟专业自动化年级09级学号姓名1)课题的主要功能设计一个24小时的时钟，要有时分秒，分别用六位数码管显示，用两个拨码开关分别当做RST，EN用来控制时钟的复位和使能。
2)功能模块的划分图1 时钟功能模块图该智能时钟分为六个模块，分别为：计数器分频模块、三进制加法计数器模块、六进制加法计数器模块、十进制加法计数器模块、数码管动态显示模块、分频器模块。
3)主要功能的实现3.1、计数器分频功能计数器分频COUNTER如图2模块所示，计数器分频到0-22次，最后分出来的OUT[22]时间是0.8秒，近似于1秒。
3.2、三进制加法计数器功能三进制加法计数器模块DSQSAN如图4模块所示，CLK为计数时钟，RST 为1时，数码管上显示00，RST为0时EN为1时计数开始，每3个数,COUT 输出一个1。
3.3、六进制加法计数器功能六进制加法计数器模块DSQLIU如图3模块所示，CLK为计数时钟，RST 为1时，数码管上显示00，RST为0时EN为1时计数开始，每6个数,COUT输出一个1。
3.4、十进制加法计数器功能十进制加法计数器模块DSQSHI如图5模块所示，CLK为计数时钟，RST 为1时，数码管上显示00，RST为0时EN为1时计数开始，每10个数,COUT 输出一个1。
3.5、数码管动态显示功能数码管动态显示模块SMGM如图6模块所示，每一个数码管都有一个对应的CLK10到CLK5，CLK为数码管的扫描周期接COUT[10],SG接数码管的段码，BT接数码管的位码。
3.6、分频功能分频器模块FPQ如图7模块所示，对机器中自带的时钟频率进行分频由50MHZ分到10MHZ。
图2 COUNTER模块图3 DSQLIU模块图4 DSQSAN模块图5 DSQSHI模块图6 SMGM模块图7 FPQ模块4)各模块连接在一起最终图形解释：用COUT[22]当第一个十进制的CLK用这个十进制加法计数器当做秒钟的个位，然后用第一个十进制计数器的COUT当做第一个六进制加法计数器的CLK，用这个六进制加法计数器当做秒钟的十位，以此类推，上一个计数器的COUT接下一个计数器的CLK，用一个十进制加法计数器当做分钟的个位，一个六进制加法计数器当做分钟的十位，一个十进制加法计数器当做小时的个位，一个三进制加法计数器当做小时的十位，所有的计数器的RST和EN接在一起，实现同时复位和使能。
基于C51单片机的数字时钟课程设计(C语言带闹钟)
单片机技术课程设计数字电子钟学院：班级：姓名：学号：教师：摘要电子钟在生活中应用非常广泛，而一种简单方便的数字电子钟则更能受到人们的欢迎。
所以设计一个简易数字电子钟很有必要。
本电子钟采用AT89C52单片机为核心，使用12MHz 晶振与单片机AT89C52 相连接,通过软件编程的方法实现以24小时为一个周期，同时8位7段LED数码管(两个四位一体数码管)显示小时、分钟和秒的要求,并在计时过程中具有定时功能，当时间到达提前定好的时间进行蜂鸣报时。
该电子钟设有四个按键KEY1、KEY2、KEY3、KEY4和KEY5键,进行相应的操作就可实现校时、定时、复位功能。
具有时间显示、整点报时、校正等功能。
走时准确、显示直观、运行稳定等优点。
具有极高的推广应用价值。
关键词：电子钟 AT89C52 硬件设计软件设计目录NO TABLE OF CONTENTS ENTRIES FOUND.一、数字电子钟设计任务、功能要求说明及方案介绍1.1 设计课题设计任务设计一个具有特定功能的电子钟。
具有时间显示，并有时间设定，时间调整功能。
1.2 设计课题的功能要求说明设计一个具有特定功能的电子钟。
该电子钟上电或按键复位后能自动显示系统提示符“d.1004-22”，进入时钟准备状态；第一次按电子钟启动/调整键，电子钟从12时59分0秒开始运行，进入时钟运行状态；按电子钟S5键，则电子钟进入时钟调整状态，此时可利用各调整键调整时间，调整结束后可按S5键再次进入时钟运行状态。
1.3 设计课的设计总体方案介绍及工作原理说明本电子钟主要由单片机、键盘、显示接口电路和复位电路构成，设计课题的总体方案如图1所示：图1-1总体设计方案图本电子钟的所有的软件、参数均存放在AT89C52的Flash ROM和内部RAM 中，减少了芯片的使用数量简化了整体电路也降低了整机的工作电流。
键盘采用动态扫描方式。
利用单片机定时器及计数器产生定时效果通过编程形成数字钟效果，再利用数码管动态扫描显示单片机内部处理的数据，同时通过端口读入当前外部控制状态来改变程序的不同状态，实现不同功能。
vhdl实验报告--数字钟
VHDL实验报告一、实验目的1、设计一个24小时制数字钟，要求能显示时，分，秒，并且可以手动调整时和分。
2、通过复杂实验，进一步加深对VHDL语言的掌握程度。
二、实验原理数字钟的主体是计数器，它记录并显示接收到的秒脉冲个数，其中秒和分为模60计数器，小时是模24计数器，分别产生3位BCD码。
BCD码经译码，驱动后接数码管显示电路。
秒模60计数器的进位作为分模60计数器的时钟，分模60计数器的进位作为模24计数器的时钟。
为了实现手动调整时间，在外部增加了setm(调整分),seth(调整时)按键，当这两个按键为低电平时，电路正常计时，当为高电平时，分别调整分，时。
同时在外部还增加了一个清零按键clr.和消抖动电路。
三、实验步骤1、单元模块设计部分1）消抖动电路关键部分signal key_in1,key_in2:std_logic:='0';beginprocess(clk,key_in)beginif clk'event and clk='1' thenkey_in1<=key_in;key_in2<=key_in1;if key_in='1' and key_in1='1' and key_in2='1' then key_out<='1';else key_out<='0';end if;2) 模60计数器程序关键部分：signal md_temp,mg_temp:std_logic_vector(3 downto 0);beginprocess(clk,clr)beginif clr='1' thenmd_temp<="0000"; mg_temp<="0000";elsif set='1' thenmd_temp<=setl; mg_temp<=seth;elsif clk'event and clk='1' thenif md_temp="1001" thenmd_temp<="0000";mg_temp<=mg_temp+'1';else md_temp<=md_temp+'1';if md_temp="1001" and mg_temp="0101" thenmd_temp<="0000";mg_temp<="0000";2、模24计数器程序关键部分signal hd_temp,hg_temp:std_logic_vector(3 downto 0);beginprocess(clk,clr,set,setl,seth)isbeginif set='1' then hd_temp<=setl; hg_temp<=seth;elsif clr='1' then hd_temp<="0000"; hg_temp<="0000";elsif clk'event and clk='1' thenif hg_temp="0010" and hd_temp="0011" thenhd_temp<="0000"; hg_temp<="0000";elsif hd_temp="1001" thenhg_temp<=hg_temp+'1' hd_temp<="0000";else hd_temp<=hd_temp+'1';end if;end if;end process ;3、清零和调时部分显示部分关键程序process (sd,sg,md,mg,hd,hg)begincase sd iswhen "0000" =>sl<="1111110";when "0001" =>sl<="0110000";when "0010" =>sl<="1101101";when "0011" =>sl<="1111001";when "0100" =>sl<="0110011";when "0101" =>sl<="1011011";when "0110" =>sl<="1011111";when "0111" =>sl<="1110000";when "1000" =>sl<="1111111";when "1001" =>sl<="1111011";when others =>sl<="0000000";end case;if clk_g'event and clk_g='1' thenif sel="101" thensel<="000";else sel<=sel+'1';end if;end if;process(sel,sd,sl,sg,sh,md,ml,mg,mh,hd,hl,hg,hh)begincase sel iswhen"000"=>led<=sl;led_which<=sd;when"001"=>led<=sh;led_which<=sg;when"010"=>led<=ml;led_which<=md;when"011"=>led<=mh;led_which<=mg;when"100"=>led<=hl;led_which<=hd;when"101"=>led<=hh;led_which<=hg;when others=>led<="0000000";led_which<="0000";end case;4、顶层文件关键程序port(clk,clk_g:in std_logic;-----clk_g是用在数码管显示里面的信号clr: in std_logic;------clr=1时清零setm,seth:in std_logic;---------setm为1时调分，seth为1时调时setd,setg:in std_logic_vector(3 downto 0);----调整时间的时候，setd调整的是低位setg 调整高位led:out std_logic_vector(6 downto 0);sel_out: out std_logic_vector(2 downto 0);led_which: out std_logic_vector(3 downto 0));---输出的是秒分时的哪一个beginu1:de_shake port map (clk=>clk,key_in=>clr,key_out=>clro);u2:de_shake port map (clk=>clk,key_in=>setm,key_out=>setmo);u3:de_shake port map (clk=>clk,key_in=>seth,key_out=>setho);u4:s60 port map (clk=>clk,clr=>clro,sd=>sdl,sg=>sgh,fenmaichong=>fenmaichong o);u5:m60 port map (clk=>fenmaichongo,clr=>clro,md=>mdl,mg=>mgh,xiaoshimaichong=> xiaoshimaichongo,setl=>setd,seth=>setg,set=>setmo);u6:h24 port map (clk=>xiaoshimaichongo,clr=>clro,hd=>hdl,hg=>hgh,set=>setho,se tl=>setd,seth=>setg);u7:led_xs port map (clk_g=>clk_g,sd=>sdl,sg=>sgh,md=>mdl,mg=>mgh,hd=>hdl, hg=>hgh,led=>led,sel_out=>sel_out,led_which=>led_which);四、实验结果及分析本设计，满足了本次试验设计的任务要求，能显示时分秒，并且可以手动调节分和时。
数电课程设计数字钟的设计
数电课程设计数字钟的设计数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
本科生课程设计题目课程专业班级学号姓名指导教师完成时间数电课程设计。
数字钟的设计。
1仿真电路显示时,分,秒。
2采用二十四小时制或者十二小时制。
3具有校时功能。
可以对小时和分单独校时,对分校时的时候,停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4具有正点报时功能,正点前10秒开始,蜂鸣器一秒响一秒停地响五次。
5为了保证计时准确,稳定,由晶体振荡器提供标准时间的基准信号。
目录1设计的目的及任务 (3)1．1课程设计的目的...............................................（3）1．2课程设计的任务与要求 (3)2电路设计总方案及原理框图 (3)2．1数字电子钟基本原理...........................................（3）2．2原理框图.. (4)3.单元电路设计及元件选择 (4)3.1六十进制计数器..................................................(4)3.2二十四进制计数器................................................(5)3.3显示屏..........................................................(6)3 .4校时电路.. (6)3.5报时电路 (7)4电路仿真 (8)4.1Multii................................................... ......(8)4.2数字钟总电路图..................................................(8)4.3仿真电路测试结果 (9)5电路实验结果.............................................(10)6收获与体会. (10)参考文献 (11)数电课程设计。
基于51单片机设计的多功能数字时钟毕业设计
基于51单片机多功能数字时钟1系统设计1.1设计要求设计制作一个24小时制多功能数字钟。
1.1.1主要性能指标1、数字显示年、月、周、日、时、分、秒。
1.1.2创意部分要求准确的进行年、月、周、日、时、分、秒的转换，切换两种显示模式。
1.2总体设计方案1.2.1概述及设计思路该设计方案是以MC51单片机为核心，采用LCD液晶屏幕显示系统，温度采集模块、日期提醒、键盘时间调整预设置等模块，所构建的数字时钟系统，能动态显示实时时钟的时、分、秒，数据显示(误差限制在30每天)。
1.2.2方案论证（1）时钟模块【方案一】采用单片机内置定时/计数器。
它的处理过程主要是先设定单片机内部定时/计数器的工作方式，对机器周期计数确定基准时间，然后用另外一个定时器软件计数的方法对基准时间形成秒，秒计60次形成分，分计60次形成小时。
依此类推，获取日期也是采用相同的方法。
该方案在具体实现过程中，计时存在较大的误差。
如果晶振受到其他外界信号干扰，或者基准时间计算不准确，都会导致时间显示错误。
【方案二】采用555多谐振荡器。
由555定时器组成一个多谐振荡器，产生周期为100HZ的脉冲，然后经过两个74LS160组成的分频器得到1HZ的秒脉冲。
多谐振荡器的稳定度及频率的准确度决定了数字钟计时的准确程度，通常选用成品晶振构成振荡器电路。
计时精度取决于振荡器的频率，振荡器频率越高计时精度越高。
【方案三】采用DS1302时钟芯片。
DS1302是一种高性能、超低功耗的实时时钟芯片，附加31字节静态RAM，可以通过串行接口与单片机进行通信。
实时时钟提供秒、分、时、日、星期、月、年的信息，每个月的天数和闰年的天数可自动调整，时钟操作可通过AM/PM标志位决定采用24或12小时时间格式。
芯片内部集成备用电源，当外围电路电路有电源供应的时候，备用电源充电储能。
当外围电路掉电时，DS1302芯片工作在休眠状态，以备用电源供电。
当外围电路再次供电，即可唤醒休眠进入正常工作状态，显示时间无任何异常。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3/8
分钟进位信号
秒脉冲信号
图 4 时钟计时电路 3. 校时、校分电路：预置时、分时间，手动启动
高电平
接地 进位信号 秒脉冲信号
工作原理：一般情况下，当开 关 J2 置于进位信号时，进位 信号为 1，计数器 1 次数。校 时时，把开关 J2 拨到高电平 端再快速拨回， 这样的来回动 作 1 次，计数器计 1 次数，从 而实现校时、校分。
分钟进 位信号
秒脉冲信号
图 3 分钟、秒钟计时电路
时钟计时通过单刀双掷开关进行 12 进制计时和 24 进制计时转换， 单刀双掷 开关 J1 接通 7 端时，时钟先到 12，故立即置数为 1，进而循环 1—12，当 J1 接 通高电平时，此时电路受 U22A 的输出信号控制，进行 24 进制计时。其中，12 进制计时采用置数法，十位 QA、个位 QB 通过与非门后的信号用于控制 LOAD 端 置数（0000 0001） ，数码显示管显示 01—12（注：最开始显示 00，但一旦开始 后在 1—12 之间循环） ，24 进制计时采用复位法，十位 QB、个位 QC 通过与非门 后的信号用于控制 CLR 端，数码显示管显示 00—23。
T’触发器 实现翻 信号 2 报警器停止 比较器 判断时钟和秒钟是 信号 1 报警器响 否相 报警器
转功能（初始为零）
时钟
分钟 进位 信号
分钟
秒钟 进位 信号
秒钟
秒脉冲
图 1 基本原理图 三、 功能描述： 1. 555 定时器秒脉冲产生电路
图 2 秒脉冲产生电路及波形图
2/8
理论计算秒脉冲周期T 0.7 (2R 7 R 6 ) C 4 1.041s
非门 与非门 电阻 电容 单刀双掷开关 电源 五、
14 2 （四输入） ，2 （二输入） 2 （10k 、9.76k ） 2(50nF、100Nf) 3 若干
实验总原理图 运行测试： 1、实验前，开关 J5、J6 处于低电平状态。 2、启动仿真开关后，闭合 T 键，获取秒脉冲电路，计时开始。 3、按下空格键（设置此键目的在于避免报警器在初始状态鸣响） ，使报警 电路处于接通状态，到达整点时，自动实现整点报时。 4、按下 Z 键实现 12 进制和 24 进制转换。 5、按下 F 键实现递增校分电路，按下 S 键实现递增校时电路。 电路优缺点分析及改进 （1） 本电路基本达到了设计要求，尤其是校时、校分电路只用一个单刀 双掷开关即可实现，简单、方便。报警电路设计思路清晰，巧妙利 用分钟进位信号和秒钟时钟相同信号，实现报警。 （2） 本电路也有一些问题。首先，本电路可实现 12/24 进制转换，但是 不能实现实时转换，但是可以通过增加两个计数器，用四个计数器 两两实现 12、 24 进制计数， 通过 8 个单刀双掷开关实现实时计时。
实际测量秒脉冲周期：
T 1.047s
2. 用集成同步十进制计数器 74160N 设计计时电路：包括 60 进制和 12/24 进制计数器 分钟和秒钟均采用置数法设计 60 进制计时，分别将分钟和秒钟的十 位 QC 、QA，个位 QD、QA 四个信号通过与非门，得到的信号用于控制计 数器 LOAD 端重新置零计数。同时，将秒钟的该信号通过一个非门和一个 单刀双掷开关接到分钟的 ENP、 ENT 端， 从而秒钟进一位， 分钟 ENP、 ENT 端短暂高电平，从而分钟计数一次。
2010 至 2011 学年度下学期
《电子线路 CAD》课程设计
24 小时数字时钟设计
1/8
24 小时数字时钟设计
一、 设计内容： 设计 24 小时数字时钟，要求如下： 1. 具有时、分、秒的十进制数字显示的计时器 2. 具有手动校时、校分功能 3. 通过开关实现小时的 12 进制和 24 进制转换 4. 具有整点报时功能，如 3 点钟响 3 声 二、 基本原理 多谐振荡器、计数器、触发器、门电路以及相关的模拟电路、数字电路知识。
4/8
图5
校时、校分电路
4. 报时电路：整点报时，几时几响 设计思路：当时间由 X:59:59 变成(X+1):00:00 可以得到前一个控制信号， 当(X+1):00:00 变到(X+1):00:(X+1)时可以得到后一个控制信号，前者让报警器 鸣响，后者让报警器停止鸣响。
工作原理：当 3 端和 4 端同时 输入为 1 或同时输入为零时， 最后或门输出为 0； 当 3 端和 4 端输入值不相等时， 最后或门输出为 1.
秒脉冲信号
第一控制信号 （分钟进位信号）
第二控制信号
图8 四、 实验仪器汇总 仪器名称 555 定时器 74160N 集成同步加法计数器 数码显示管 74LS74D 触发器 蜂鸣器 NPN 三极管 或门 或非门 与门
报警电路图
数量 1 6 6 1 1 1 8 （二输入） ，1 （四输入） 1 13
6/8
图7
获取第二控制信号电路图
5/8
前一个控制信号从分钟进位信号处取得， 后一个控制信号通过比较时钟和秒 钟各位（12 个二进制位,即时钟的 QBQA QDQCQBQA 与秒钟的 QBQA QDQCQBQA）是 否相同，均相同时可获得一个后一个控制信号。两个控制信号是通过维持阻塞型 T’触发器让输出端 Q 实现从 0→1，再从 1→0 的状态变换，从而使报警器工作 或停止。
六、
7/8
8/8
图6
第二控制信号
信号比较器
时钟十位 QA 秒钟十位 QA 时钟十位 QB 秒钟十位 QB 时钟十位 QC 秒钟十位 QC 时钟十位 QD
时钟个位 QA秒钟个位 QC
时钟个位 QD 秒钟个位 QD
秒钟十位 QD
原理： 只有当时钟和秒钟完全相同时，即 6 个比较器各自的两 个输入端相同时，所有信号通过或门加非门后，第二控制信 号才为 1，能使触发器新接收到一个有效脉冲，从而使输出 值由 1 翻转为 0，报警器停止工作。