K60时钟分配(中文)
BenQ K60 说明书
用户手册版权和商标明基电通有限公司 2010 年版权所有，并保留所有权利。
未经本公司事前书面之许可，本文的任何部分皆不得以任何形式或任何方法，包括电子、机械、磁性、光学、化学、手写或任何方式予以重制、传输、转译、储存于检索系统或翻译成任何文字或计算机语言。
要获得最新的用户手册，请访问。
本手册中提及的所有其它标志、产品或公司名称可能是其各自相应公司的注册商标或版权，在此仅作信息参考用途。
免责声明对于本文之任何明示或默示内容，明基电通有限公司不做任何保证，亦拒绝对任何特殊目的之商用性或适用性目的予以保证。
此外，明基电通有限公司保留修改或变更本文之权利，并且修改或变更内容将不另行通知。
因安装了非原厂软件、部件和/ 或非原装附件而导致的问题（例如数据丢失和系统故障），所有责任由用户自行承担。
目录简介 (8)快速入门 (9)为设备充电 (9)设备开机 (10)熟悉设备 (11)正面 (11)背面 (15)使用触摸屏 (16)点击 (16)滑动 (17)移动 (19)屏幕方向 (20)使用软键盘 (20)主要功能简介 (22)我的书柜 (24)书籍排序 (25)阅读书籍 (26)选择阅读模式 (26)屏幕缩放 (27)使用选项菜单 (29)书签和注记 (31)添加书签和作注记 (31)查看书签和注记 (32)删除书签 (33)删除或编辑注记 (34)删除书籍 (34)显示书籍信息 (34)跳至指定页 (35)显示目录 (35)调整屏幕方向 (36)我的注记 (37)档案总管 (38)图片 (39)配置播放设置 (40)幻灯片方式播放 (41)缩放图片 (43)音乐 (44)播放音频文件 (45)书城 (47)设置 (48)Wi-Fi 设置 (49)开启 Wi-Fi (49)连接到可用网络 (50)添加新连接 (52)语言 (53)当前日期和时间 (53)屏幕保护 (54)连接计算机 (54)高级设置 (55)软件升级 (55)恢复默认设置 (55)装置状态 (55)输入法 (56)用户手册 (57)常见问题和故障排除 (58)电池和电源 (58)连接 (60)系统 (61)显示屏 (63)带孔 (64)清洁与电池维护 (67)电池维护 (67)清洁 nReader (67)服务与支持 (68)BenQ nReader 全球在线服务 (68)规格 (69)附录 (71)一般安全信息 (71)有关电池的安全信息 (72)有关电源的安全信息 (72)有关无线网络的安全信息 (73)安全预防措施 (73)简介感谢您选用 nReader。
K60(Rev6-Ch55-TSI)(中文)
第55 章触屏输入(Touch senseinput ,TSI)55.1 引言触摸感应输入（TSI）模块具有高灵敏和强鲁棒性的电容触摸感应检测能力。
通过独立的可编程的检测阈值和结果寄存器，TSI模块可以完成电容的测量。
TSI 模块在带有超低电流加法的低功耗模式下运行，能以一个触摸事件唤醒CPU。
它是一种稳定的电容测量模块，能够实现键盘触摸，旋转和滑动。
55.2 特点（1）具有多达16个输入的电容触摸感应式引脚和独立结果寄存器（2）具有可编程的阈值上下限，自动检测电极电容量的改变（3）在运行模式和低功耗模式下，自动周期扫描单元会有不同的占空比（4）为了实现键盘触摸，旋转，滑动，完全支持FSL触摸感应SW库（TTS）。
（5）运行在所有低功耗模式下：Wait, Stop, VLPR, VLPW, VLPS,LLS,VLLS{3,2,1}（6）能够从低功耗模式中唤醒MCU（7）配置中断：a.扫描结束中断或者超出范围中断b.TSI错误中断：电极板和VDD/VSS短路或者转换运行超时（8）补充温度和提供电压变化（9）在低功耗模式下，支持不需要外部晶体的操作，（10）每个电极电容量测量可以整合从1到4096次（11）可编程的电极振荡器和TSI参考振荡器可以实现模块灵敏度高，扫描时间短和功耗低的功能（12）在不需要外部硬件时，实现每个电极电容测量只需要使用一个引脚55.3 总述这部分是对TSI模块的总述。
下图给出了简化了的TSI模块结构图。
图55-1 触摸感觉输入结构图55.3.1 电极电容测量单元电极电容测量单元能感应一个TSI引脚的电容量变化和输出一个16位结果。
这个模块基于双振荡器架构。
其中一个振荡器和外部电极阵列连接，根据电极电容器震荡；而其他振荡器则根据内部参考电容器进行振荡。
在可配置的外部电极振荡器振荡期间，参考振荡器的周期计数值可以衡量引脚的电容量。
图55-2 TSI电容衡量单元结构图为了适应电极电容量的不同大小，电极振荡器使用一个可编程的电流源对引脚电容进行充电和放电，该电流源由SCANC[EXTCHRG]位进行选择。
K60(Rev6-Ch12-SIM)(Chinese)
12 芯片配置模块12.1 简介注意：具体芯片有关该模块的具体实现细节请参考芯片配置章节有关内容。
系统集成模块（SIM）包括系统控制及系统配置寄存器。
12.1.1 特性1）系统时钟的配置（1）为SDHC、IIS、以太网时间戳、USB以及PLL/FLL等提供时钟源选择；（2）系统时钟分频值；（3）IIS和USB时钟分频值2）架构的时钟门控制3）Flash配置；4）USB基准配置；5）RAM大小配置；6）可变化的外部时钟和错误时钟源选择；7）UART0和UART1收/发源的选择/配置；8）复位引脚滤波。
12.1.2 工作模式（1）运行模式（2）休眠模式（3）深度休眠模式（4）VLLS模式12.1.3 SIM引脚说明12.2 存储器映射及寄存器定义SIM模块包含很多位域用于为不同模块时钟选择时钟源和分频。
包括时钟框图和时钟定义的详细信息参见时钟分配（Clock Distribution）一章。
注意：SIM_SOPT1寄存器同其他SIM寄存器有不同的基址。
SIM存储器映射：12.2.1 系统选项寄存器1（SIM_SOPT1）SOPT1寄存器的复位值为如下：从POR和LVD退出：USBREGEN被置1，USBSTBY 被清0，OSC32KSEL被清0。
从VLLS或其它系统复位退出：USBREGEN，USBSTBY和OSC32KSEL不受影响。
地址：SIM_SOPT1-4004_7000h 基址+0h偏移量=4004_7000h说明x表示在复位时未定义12.2.2 系统选项寄存器2（SIM_SOPT2）SOPT2包含选择本设备上多个模块时钟源选项的控制。
包括框图及设备时钟定义的详细信息参见Clock Distribution一章。
地址：SIM_SOPT2 –4004_7000h 基址+ 1004h 偏移量= 4004_8004h12.2.3 系统选项寄存器4（SIM_SOPT4）地址：SIM_SOPT4 –4004_7000h 基址+ 100Ch 偏移量= 4004_800Ch12.2.4 系统选项寄存器5（SIM_SOPT4）地址：SIM_SOPT5 –4004_7000h 基址+ 1010h 偏移量= 4004_8010h12.2.5系统选项寄存器6（SIM_SOPT6）注意：RSTFLTEN和RSTFLTSEL的复位只有在上电复位时有效，其它的复位对它们没有影响。
微机原理K60大作业
多功能电子时钟系统1、显示时间24小时制,可调时间，按*键后两位分钟数闪，表示可以调节（0键+，#键-），再按*键时钟闪，再次按下则表示时间调整完毕，2、Key2按下之后显示闹钟界面，同样可以调节，闹钟用LED1示意蜂鸣器强度，可以通过电位器调节。
调节时假设闹钟响（灯亮）；再按key1回到时钟界面；当前时间与闹钟设置时间一样时，闹钟响（LED1亮）1分钟结束后熄灭。
3、Key3按下之后进入秒表界面，按1键开始/暂停，2键停止；3键返回时钟界面4、时间快捷修改法：Uart2电脑发给K60“12.12.12”可以精确修改时间到秒，同时显示修改后时间及当前闹钟设置值。
5、初始时间12.12.12，初始闹钟00.00，初始闹钟功能关闭，按下闹钟设置键（key2）闹钟功能开启；思路：1、Gpio ：闹钟（LED1)（8）、时间LED2、（8+4）、uart2、按键1、2、3+闪+加+减2、按键：按键1、2、3+闪+加+减3、Uart2发送给电脑时间，电脑可以发送时间。
4、ADC电位器5、MCG时钟6、PIT0=1s，PIT1=5ms，PIT2闪7、Irq中断方式代码：#include"MK60D10.h"#include"adc.h"#include"irq.h"#include"xianshi.h"#include"uart.h"#include"xianshi.h"int shizhong=12,fenzhong=12,miaozhong=0;float voltage=0;int s[6]={0},n[4]={0};unsigned int table[10]={0x3F,0x06,0x5B,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; unsigned int ptb=0;unsigned int miaobiaom=0,miaobiaoms=0,m[4]={0};//Ãë±íunsigned char chs[6]={0},chn[4]={0};//²¢ËÍʱ¼äunsigned int i=0,j=0,ii=0;unsigned int key1sta=1,key2sta=1,key3sta=1,temp1,temp2,temp3,N=0;//pwmint pwm;//fasong¼Æʱint fasong1s=0;//juzhengjianpanunsigned int bKeyTest=0;int panduan1=0;int jishu=0,panduanshan=0;//ÉÁÁÁvoid pit(void){SIM->SCGC6|=1<<23;PIT->MCR&=~0X2;//¶¨Ê±1sPIT->CHANNEL[0].LDVAL=48000000-1;PIT->CHANNEL[0].TCTRL|=0X03;enable_irq(68);//10MSPIT->CHANNEL[1].LDVAL=480000-1;PIT->CHANNEL[1].TCTRL|=0X03;enable_irq(69);//5msPIT->CHANNEL[2].LDVAL=120000-1;PIT->CHANNEL[2].TCTRL|=0X03;enable_irq(70);//0.2MSPIT->CHANNEL[3].LDVAL=9600-1;PIT->CHANNEL[3].TCTRL|=0X03;enable_irq(71);}void PIT0_IRQHandler(void ){PIT->CHANNEL[0].TFLG|=0x1u;//mÃë¼Æʱmiaozhong++;if(miaozhong>59){fenzhong++;miaozhong=0;}if(fenzhong>59){shizhong++;fenzhong=0;}if(fenzhong<0)fenzhong=59;if(shizhong>23){shizhong=0;}if(shizhong<0)shizhong=23;//Ãë¼Æʱ½áÊøs[0]=shizhong/10;s[1]=shizhong%10;s[2]=fenzhong/10;s[3]=fenzhong%10;s[4]=miaozhong/10;s[5]=miaozhong%10;n[0]=naozhongs/10;n[1]=naozhongs%10;n[2]=naozhongf/10;n[3]=naozhongf%10;for(i=0;i<6;i++)chs[i]=s[i]+'0';for(i=0;i<5;i++)chn[i]=n[i]+'0';if(panduan1){//²¢ËÍʱ¼äuart2_putstring("the time is ");for(i=0,j=0;i<6;i++,j++){if(j==2||j==4) uart2_putchar('-');uart2_putchar(chs[i]);}uart2_putstring(" / the alarm clock is ");for(i=0,j=0;i<4;i++,j++){if(j==2) u art2_putchar('-');uart2_putchar(chn[i]);}uart2_putstring("\n");//²¢ËÍÍê³Épanduan1=0;}}void PIT1_IRQHandler(void ) //10ms{PIT->CHANNEL[1].TFLG|=0x1u;if(model==3&&model3_1){miaobiaoms++;if(miaobiaoms==100){miaobiaom++;miaobiaoms=0;}}m[0]=miaobiaom/10;m[1]=miaobiaom%10;m[2]=miaobiaoms/10;m[3]=miaobiaoms%10;//°´¼üN++;if(N%5==0){TestKey();//juzhengjianpan}if(N%2==0){temp1=PTE->PDIR;temp1&=(1<<26);if((key1sta&&(!temp1))) //ʱÖÓKEY1{if(model!=3) model=1;else {model3_1=~model3_1;}}if(temp1) key1sta=1;else key1sta=0;//temp2=PTE->PDIR;temp2&=(1<<25);if(key2sta&&(!temp2)) //ÄÖÖÓ{if(model!=3) { model=2;naozhongkai=1;}else {model3_2=0;model3_1=0;}if(model3_2==0){miaobiaom=0;miaobiaoms=0;model3_2=1;}}if(temp2) key2sta=1;else key2sta=0;//temp3=PTE->PDIR;temp3&=(1<<24);if(key3sta&&(!temp3)) //Ãë±íKEY3{if(model!=3){model=3;model3_1=0;model3_2=1;}else {model=1; }}if(temp3) key3sta=1;else key3sta=0;}//uart²¢ËÍʱ¼äif(panduan){shizhong=(UART2_RecBuf[0]-48)*10+UART2_RecBuf[1]-48;fenzhong=(UART2_RecBuf[3]-48)*10+UART2_RecBuf[4]-48;miaozhong=(UART2_RecBuf[6]-48)*10+UART2_RecBuf[7]-48-1;panduan=0;panduan1=1;}}void PIT2_IRQHandler(void ) //2.5ms4¶ÎÊýÂë¹ÜÏÔʾ{PIT->CHANNEL[2].TFLG|=0x1u;voltage=3.3*adc0_convert()/4095;naozhong();PTB->PDOR&=~0Xf;PTB->PDOR|=1<<ptb;PTB->PDOR|=0xff<<16;if(model==1){if(ptb==0&&panduanshan!=2) PTB->PDOR&=~(table[s[0]]<<16);if(ptb==1&&panduanshan!=2) PTB->PDOR&=~((table[s[1]]|(0x01<<7))<<16);if(ptb==2&&panduanshan!=1) PTB->PDOR&=~(table[s[2]]<<16);if(ptb==3&&panduanshan!=1) PTB->PDOR&=~(table[s[3]]<<16);}if(model==2){if(ptb==0&&panduanshan!=2) PTB->PDOR&=~(table[n[0]]<<16);if(ptb==1&&panduanshan!=2) PTB->PDOR&=~((table[n[1]]|(0x01<<7))<<16);if(ptb==2&&panduanshan!=1) PTB->PDOR&=~(table[n[2]]<<16);if(ptb==3&&panduanshan!=1) PTB->PDOR&=~(table[n[3]]<<16);}if(model==3){if(ptb==0&&panduanshan!=2) { PTB->PDOR&=~(table[m[0]]<<16); }if(ptb==1&&panduanshan!=2) PTB->PDOR&=~((table[m[1]]|(0x01<<7))<<16);if(ptb==2&&panduanshan!=1) PTB->PDOR&=~(table[m[2]]<<16);if(ptb==3&&panduanshan!=1) PTB->PDOR&=~(table[m[3]]<<16);}ptb++;if(tiaozheng1!=0){if(jishu>=9)if(ptb==2||ptb==3){if(tiaozheng1%2!=0) panduanshan=1;else panduanshan=2;if(jishu>=18) {jishu=0;panduanshan=0;}}}else panduanshan=0;if(ptb>3) {ptb=0;jishu++;}}void PIT3_IRQHandler(void )//ÄÖÖÓÏÔʾ{pwm=voltage*100/3.3;PIT->CHANNEL[3].TFLG|=0x1u;if((naozhongL==1||model==2)&&model!=3){if(ii<pwm) PTC->PDOR&=~0xff;else PTC->PDOR|=0xff;ii++;if(ii==100) ii=0;}else PTC->PDOR|=0xff;}。
飞思卡尔KCHENET中文
飞思卡尔K60 参考手册2012年6月2日版Chapter45 ENET·实现802.3规范，支持前导码/SFD产生，帧填充，CRC产生和校验·支持0长度前导码·可动态配置为支持10/100Mbps·支持10/100Mbps全双工，可配置为半双工·与AMDmagic包检测兼容·可以支持PHY：>4比特MII，工作于25MHz>2比特RMII，工作于50MHz·64比特FIFO用户应用接口·全速CRC32校验，可配置是否转发FCS给客户层·CRC32产生并添加到发送帧中，也可直接由用户应用提供FCS·全双工模式下：>实现自动pause帧产生和终止，允许没有用户应用干预的流控。
>pause时长可动态编程>pause帧生产可以有用户应用产生来进行流控>可配置是否将pause帧转发给应用>实现标准的流控机制。
·半双工模式下：提供完整的冲突检测，包括jamming，backoff和自动重传等·支持VLAN帧·可编程的MAC地址：插入到发送帧，接收时丢弃地址不匹配的帧（广播帧和pause帧除外）·可编程为混杂模式，接收时不检查MAC地址·接收时采用hash开展多播地址和组播地址过滤，节省上层处理负担·可编程的最大帧长，支持标准和专有帧长·统计·简单握手的用户应用FIFO接口，提供完全可编程的深度和门限·用户接口收到的每个帧都提供各自的状态，如帧长，类型，错误信息等·多种内部loopback选项·MDIO主接口用于PHY的配置，采用两个可编程MDIO基地址·支持传统的FEC缓冲区描述符45.1.2.2 IP协议性能优化·只对协议数据和IP头优化·支持线速处理·支持IPV4和IPV6·其他类型和协议数据透传·指示VLAN帧·接收时自动进行IP头和载荷校验计算和检查·自动IP收和载荷简要产生并自动插入到发送帧中·支持IP、TCP、UDP、ICMP数据校验和产生和检查·支持IPV4和TCP协议头部的所有可选项·支持IPV6·支持接收IP和协议错误的统计信息·可配置自动丢弃错误帧·可配置自动进行收发期间IP和TCP.UDP.ICMP头字节顺序的转换·可配置接收时丢弃短IP帧的填充·可配置以太网载荷对齐，以允许头部和载荷的32比特对齐处理·FIFO可配置为存储转发45.3.1 ENET_EIR事件发生时会设置EIR中的一个比特，如果相应的EIMR位置位，则会产生一个中断。
K60时钟分配(中文)
第 5 章时钟分配5.1 概要MCG 模块主要控制用于产生系统时间的时钟源，时钟发生器将选择好的时钟源分成各种时钟域，包括系统主机时钟、系统从机时钟以及flash 存储器时钟。
另外，时钟发生器可以为各个模块产生特定的时钟门，允许单独开关各个模块。
系统主时钟由MCGOUTCLK 时钟产生。
时钟发生器电路提供多种分频因子，使设备的不同部分产生不同频率的时钟，这样以便做到功耗与性能之间的权衡。
各种模块(例如USB OTG 控制器)，都有其特定的模块时钟，这些时钟由MCGPLLCLK 或MCGFLLCLK 时钟产生。
除此之外，有些模块特定时钟的时钟源是可以更换的。
SIM 模块的SOPT 寄存器可以控制大多数模块的时钟。
5.2 编程模型时钟源的选择和混合是通过MCG模块来控制和编程的，而系统的时钟分频因子和模块时钟门是通过SIM模块来编程设置的。
详细信息参见具体的寄存器和位描述。
5.3 高级设备时钟框图系统振荡器模块、MCG 模块和SIM 模块的寄存器对信号混合，分频因子和时钟门的控制如下：图5-1 时钟框图5.4 时钟定义下表描述了上面框图的时钟。
5.4.1 设备时钟汇总表5-1 是芯片时钟的详细信息。
表5-1 时钟汇总5.5 内部时钟需求时钟分频器可以通过SIM 模块的CLKDIV 寄存器设置。
每个分频器的分频因子可编程设置，能选择一到十六。
配置此设备的时钟必须满足下列要求：1. 内核和系统时钟频率必须在100MHz 以内。
2. 总线时钟频率必须编程设置不大于50MHz，且是内核时钟的整数分频。
3. flash 模块时钟频率必须编程设置不大于25MHz，且是总线时钟的整数分频。
4. FlexBus 时钟频率必须编程设置成不大于总线时钟。
此设备的若干常用时钟配置如下：选择1：5.5.1 复位后的时钟分频值每个时钟分频器都可以通过SIM 模块的CLKDIVn 寄存器来设置分频因子。
Flash 存储器的FTFL_OPT[LPBOOT]位可以控制内核时钟的复位值、系统时钟、总线时钟和flash 时钟分频器。
K60(Rev6-Ch49-SPI)(中文)
第49章SPI（DSPI）49.1 导言串行设备接口（serial peripheral interface ，SPI）模块提供一个在MCU和一个外部设备之间进行通信的同步串行总线。
49.1.1 框图SPI（DSPI）的框图如下所示：图49-1 DSPI框图49.1.2 特性DSPI支持三种SPI特性：•全双工，四线同步传输•主机与从机模式•持续选择从机，使数据流工作在从机模式下•使用有4级TX FIFO缓冲进行传输操作•使用有4级RX FIFO缓冲进行接收操作•TX与RX的FIFO可以被分别地禁止，低延迟更新到SPI队列•TX和RX的FIFO在调试解除时是透明的•可对每一帧的传输属性进行编程：•2个传输属性寄存器•可以对串行时钟的极性和相位进行编程•多种可编程的延迟•串行帧长度可被编程为4到16位，通过软件控制可以扩展•可以连续保持片选•6个外设片选，可以用复用器扩展到64个•通过复用器稳定地支持多达32个设备片选•DMA支持附加到TX FIFO的入口并且从RX FIFO中移除入口•TX FIFO未满（TFFF）•RX FIFO未空（RFDF）•6个中断条件：•到达队列结尾（EOQF）•TX FIFO未满（TFFF）•当前帧传输完成（TCF）•在发送FIFO为空时试图发送（TFUF）•RX FIFO未空（RFDF）•在接收FIFO满时接收帧（RFOF）•全局中断请求线•在与低俗外设进行通信时使用变更的SPI传输格式•低功耗结构特性•支持停止模式•支持休眠模式49.1.3 DSPI配置DSPI模块始终工作在SPI配置下。
SPI配置允许DSPI发送和接收串行数据。
此配置允许SDPI工作像基本SPI模块一样，使用内部FIFO，支持外部队列操作。
发送数据和接收数据在不同的FIFO。
主机CPU或一个DMA控制器从接收FIFO读取接收数据，并且写发送数据到发送FIFO。
对于队列操作，SPI队列可以驻留在系统RAM，并扩展到DSPI。
k60介绍(中文)
第2章简介2.1 概要本章提供了Kinetis组合和K60系列产品的概述。
同时，本章提供了本文件所包涵设备的高水准的描述。
2.2 Kinetis组合Kinetis是低功耗可扩展和在工业上使用混合信号ARM®Cortex™-M4系列MCU的最好的组合。
第一部分介绍超过200引脚、外围设备和软件兼容性的5个MCU系列。
每个系列提供了优良的性能，与普通外设内存，内存映射，并提供内部和系列之间轻松迁移包和功能可扩展性。
Kinetis MCUs使用了飞思卡尔的新的90nm带有独特FlexMemory的薄膜存储器（TFS）闪存技术。
Kinetis系列MCU结合了最新的低功耗革新技术和高性能，高精密混合信号功能与连通，人机界面，安全及外设广泛。
Kinetis MCUs使用了飞思卡尔和ARM第三方合作伙伴的市场领先的捆绑模式。
表示低功耗混合信号USB 段LCD以太网加密和篡改检测DDR所有Kinetis系列都包涵强大的逻辑、通信和时序阵列和带有伴随着闪存大小和I/O数量的集成度等级的控制外围部件。
所有的kinetis系列包涵一下共同特征：· 内核：· ARM Cortex-M4内核提供1.25 DMIPS / MHz的DSP指令（浮点单元在kinetis系列可用）。
· 高达32位的DMA，同时尽可能减小CPU干预。
· 提供50MHz、72MHz和100MHz几种CPU频率（120MHz和150MHz在kinetis可用）。
· 超低功耗：· 10种低功耗操作模式通过优化外设执行和唤醒时间来延长电池寿命。
· 为了增加低功耗的灵活性，增加了低漏唤醒单元、低功耗定时器和低功耗RTC。
· 业界领先的快速换醒时间。
· 内存：· 从32 KB闪存/ 8 KB的RAM可扩展为1 MB闪存/128 KB的RAM。
同时使空白的独立闪存执行代码和固件更新。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第 5 章时钟分配
5.1 概要
MCG 模块主要控制用于产生系统时间的时钟源，时钟发生器将选择好的时钟源分成各种时钟域，包括系统主机时钟、系统从机时钟以及flash 存储器时钟。
另外，时钟发生器可以为各个模块产生特定的时钟门，允许单独开关各个模块。
系统主时钟由MCGOUTCLK 时钟产生。
时钟发生器电路提供多种分频因子，使设备的不同部分产生不同频率的时钟，这样以便做到功耗与性能之间的权衡。
各种模块(例如USB OTG 控制器)，都有其特定的模块时钟，这些时钟由MCGPLLCLK 或MCGFLLCLK 时钟产生。
除此之外，有些模块特定时钟的时钟源是可以更换的。
SIM 模块的SOPT 寄存器可以控制大多数模块的时钟。
5.2 编程模型
时钟源的选择和混合是通过MCG模块来控制和编程的，而系统的时钟分频因子和模块时钟门是通过SIM模块来编程设置的。
详细信息参见具体的寄存器和位描述。
5.3 高级设备时钟框图
系统振荡器模块、MCG 模块和SIM 模块的寄存器对信号混合，分频因子和时钟门的控制如下：
图5-1 时钟框图5.4 时钟定义
下表描述了上面框图的时钟。
5.4.1 设备时钟汇总
表5-1 是芯片时钟的详细信息。
表5-1 时钟汇总
5.5 内部时钟需求
时钟分频器可以通过SIM 模块的CLKDIV 寄存器设置。
每个分频器的分频因子可编程设置，能选择一到十六。
配置此设备的时钟必须满足下列要求：
1. 内核和系统时钟频率必须在100MHz 以内。
2. 总线时钟频率必须编程设置不大于50MHz，且是内核时钟的整数分频。
3. flash 模块时钟频率必须编程设置不大于25MHz，且是总线时钟的整数分频。
4. FlexBus 时钟频率必须编程设置成不大于总线时钟。
此设备的若干常用时钟配置如下：
选择1：
5.5.1 复位后的时钟分频值
每个时钟分频器都可以通过SIM 模块的CLKDIVn 寄存器来设置分频因子。
Flash 存储器的FTFL_OPT[LPBOOT]位可以控制内核时钟的复位值、系统时钟、总线时钟和flash 时钟分频器。
如下表所示：
逻辑1 擦除查处默认状态，Flash 擦除默认状态进入快速时钟模式。
可以通过向FTFL_OPT [LPBOOT]位写0 来使能低功耗模式。
当复位时，如果LPBOOT 位被清零，则系统就处于低时钟配置。
任何系统复位时，时钟分频因子都会返回到这个复位配置状态。
5.5.2 VLPR模式时钟
在VLPR 模式时，时钟分频因子不可改变，因此在进入VLPR 模式前必须确保：
·内核/系统、FlexBus 和总线时钟不大于2MHz
·flash 存储时钟不大于1MHz。
5.6 时钟门
通过SIM 模块的SCGCx 寄存器可以对每个模块的时钟进行单独的开和关，该寄存器会在复位时被清零，从而使得相应模块的时钟被禁止。
另外需要注意,在初始化相应的模块之前，需要先开启模块的时钟；在关闭模块的时钟之前，需确保模块已经被关闭了；对任何一个没有开启时钟的外设模块进行访问都会产生错误。
5.7 模块时钟
表5-2 为每个模块相关的时钟。
表5-2 模块时钟
5.7.1PMC 1-KHz LPO时钟
电源管理控制器（PMC）可以产生一个1KHz 的时钟使能所有模式（包括低功耗模式）的操作。
该时钟通常被称作LPO 时钟或者1-kHz LPO 时钟。
5.7.2WDOG时钟
WDOG 时钟如图5-2。
图5-2 WDOG时钟发生器
5.7.3 调试时钟
调试时钟如图5-3。
图5-3 调试时钟发生器5.7.4 PORT数字过滤器时钟
数字过滤器时钟如图5-4：
图5-4 端口时钟发生器5.7.5 LPTMR时钟
LPTMR 可选时钟如图5-5：
图5-5 LPTMR 时钟发生器
5.7.6 以太网时钟
·RMII 时钟源须符合OSCERCLK，必须是50MHz。
· MII 时钟是由外部引脚提供，必须是25MHz。
· IEEE1588 时间戳产生于内部时钟最高达100MHz。
它的时段必须是纳秒的整数倍（例如：10ns=100MHz，15ns=66.67MHz，20ns=50MHz）。
它的时钟如图5-6：
图5-6 以太网IEEE1588 时间戳模块时钟发生器
5.7.7USB OTG控制器时钟
USB FS OTG 控制器是一个总线主机并连接到交叉开关，它的时钟连接到系统时钟。
USB OTG 控制器的时钟需要48MHz，模块的时钟如图5-7：
图5-7 USB OTG48MHz 时钟源
5.7.8FlexCAN时钟
FlexCAN 时钟如图5-8：
图5-8 FlexCAN 时钟
5.7.9UART时钟
UART0 和UART 1 在内核/系统时钟的模式操作；这使UART0 和UART1 有很高的性能。
其他的UART 模块时钟都来自于总线时钟。
5.7.10SDHC时钟
SDHC 模块有四个可能外部时钟源，如图5-9：
图5-9 SDHC 时钟
5.7.11 I²S时钟
除了总线时钟，I²S 还有一个主时钟产生时钟源，这个时钟源的最大频率为50MHz。
这个主机时钟可以分频得到多个时钟，如图5-10：
图5-10 I²S 时钟
5.7.12 TSI时钟
在激活模式下，TSI 时钟如图5-11：
图5-11 TSI 时钟
在低功耗模式下，TSI 时钟如图5-12：
图5-12 TSI 低功耗时钟。