ATmega128 单片机硬件电路设计
基于ATmega128单片机的时序控制器的设计
基于ATmega128单片机的时序控制器的设计探空火箭主要用于近地空间的探测和科学试验，探空火箭一般为无控火箭，其自身无飞行控制和制导设备，结构简单、成本低廉。
时序控制器为箭上火工品提供点爆时序，使探空火箭在预定高度释放有效载荷进行探测，或实现多级探空火箭箭体的分离。
作为探空火箭上唯一的控制器，要求时序控制器必须准确、可靠地进行点爆控制，保障试验过程的安全性。
为满足某探空火箭上火工品的准确、可靠点爆，用ATmega128单片机设计了一种时序控制器，对其软、硬件及可靠性设计等进行了阐述。
1 系统硬件设计时序控制系统由地面测发控台和箭上时序控制器组成。
地面测发控台在地面测试时向箭上时序控制器发送一系列测试指令，并将任务要求的箭上火工品点爆时间发给时序控制器储存，即时序装订。
时序控制器在地面测试时检测自身状态，在收到每一条测试指令后向地面测发控台返回应答信息，以保证双方通信的可靠性，并完成时序装订、转电、模拟测试等功能；在火箭飞行过程中，时序控制器在装订时刻发出控制信号，完成箭上各火工品的起爆。
时序控制器主要由RS422通讯接口、单片机、转电控制、点爆控制电路等组成，系统的功能框图如图1所示。
RS422通讯接口主要由带有电气隔离功能的RS422驱动器MAX1490B实现。
具有限摆率特性的MAX1490B驱动器可以降低电磁辐射，并减小因错误的终端连线造成的影响，允许数据无误传输的最高速率为250kbps。
1.1 单片机模块时序控制器的控制核心是单片机。
选用的ATmega128是ATMEL公司基于AVR RISC结构的8位低功耗CMOS微处理器，其外设包括2个16位的计数器/定时器，2个可编程的串行USART，8路10位ADC等；具有上电复位以及可编程的掉电检测功能，省去了外部复位电路，增加了复位的可靠性；具有128K字节的系统内可编程Flash 和4K字节的EEPROM非易失性数据存储器，均可用于数据存储，EEPROM寿命可达100,000次写/擦除周期[1]。
第2章_ATmega128硬件结构
广州大学 机电学院 庞志
$100CA
$1006:LDI R1,$0A $1008:LDS R2,$FF00 $100A:ADD R2,R1 $100C:STS $$FFFF0000(($$110A)) $FF00,R2
R1=$0A R2=$$11AA0
2020年5月19日星期二
广州大学 机电学院 庞志
广州大学 机电学院 庞志
ATmega128
单 片 机 方 框 图
2020年5月19日星期二
广州大学 机电学院 庞志
ATmega128
单 片 机 指 令 执 行 过 程
2020年5月19日星期二
广州大学 机电学院 庞志
$1006
10+(0xFF00$)1=0>0(60:xLFDFI 0R0)1,$0A
当RAMPZ0=1: ELPM/SPM可以访问程序存储器地址 $8000——$FFFF(高64K字节)
2020年5月19日星期二
广州大学 机电学院 庞志
2.2.3 指令执行时序
AVR CPU由系统时钟clkCPU驱动。
并行取指和执行时序
2020年5月19日星期二
广州大学 机电学院 庞志
单时钟周期ALU 操作
模拟比较器
2020年5月19日星期二
广州大学 机电学院 庞志
2.1.2 主要性能 (续)
特殊的处理器特点
上电复位 可编程的掉电检测 片内RC振荡器 片内/片外中断源 6种睡眠模式: 空闲模式、ADC噪声抑制模式、省电模
式、掉电模式、Standby模式以及扩展的Standby模式 可选的时钟频率 可选ATmega103兼容模式 全局上拉禁止功能
Bit 6 – T: 位拷贝存储 Bit 4 – S: 符号位,S=N⊕V Bit 2 – N: 负数标志 Bit 0 – C: 进位标志
基于Atmega128单片机设计的嵌入式控制器
基于Atmega128单片机设计的嵌入式控制器
采用Atmega128单片机设计的嵌入式控制器，模拟量输入通道用
Atmega128片内A/D转换器，输出用AD421D/A转换器，数字量I/O通道配
置高速先耦器件.用LCCavr编译器修改OSTaskStklnit()函数及其相关文件，
定义数据类型等以实现MICroC/OS-Ⅱ的移植.
1 引言
嵌入式控制器是机电设备实现自动化的核心部件。
故以大型机电设备为控制对象，利用高性能Atmega 128微处理器，设计了具有现场总线(CANBUS)网络通信和一定通用性的多功能嵌入式智能控制器。
2 硬件设计
系统的硬件结构如图1。
本控制器的核心采用64管脚TQFP封装的Atmega128芯片，具有53个
可编程的I/O引脚，片内集成有128KB闪存、4KB EEPROM 和
4KBSRAM，适合I/O通道和存储空间的需求。
ATmega128 单片机硬件电路设计
ATmega128 单片机硬件电路设计在本系统中，本小节主要讲ATmega128 单片机的内部资源、工作原理和硬件电路设计等。
2.5.1 ATmega128 芯片介绍ATmega128 为基于AVR RISC 结构的8 位低功耗CMOS 微处理器。
片内ISP Flash 可以通过SPI 接口、通用编程器，或引导程序多次编程。
引导程序可以使用任何接口来下载应用程序到应用Flash 存储器。
通过将8 位RISC CPU 与系统内可编程的Flash 集成在一个芯片内，ATmega128 为许多嵌入式控制应用提供了灵活而低成本的方案。
ATmega128 单片机的功能特点如下：（1）高性能、低功耗的AVR 8 位微处理器（2）先进的RISC 结构①133 条指令大多数可以在一个时钟周期内完成② 32x8 个通用工作寄存器+外设控制寄存器③全静态工作④工作于16 MHz 时性能高达16 MIPS ⑤只需两个时钟周期的硬件乘法器（3）非易失性的程序和数据存储器① 128K 字节的系统内可编程Flash ②寿命: 10，000 次写/ 擦除周期③具有独立锁定位、可选择的启动代码区（4）通过片内的启动程序实现系统内编程① 4K 字节的EEPROM ② 4K 字节的内部SRAM ③多达64K 字节的优化的外部存储器空间④可以对锁定位进行编程以实现软件加密⑤可以通过SPI 实现系统内编程（5）JTAG 接口（与IEEE 1149.1 标准兼容）①遵循JTAG 标准的边界扫描功能②支持扩展的片内调试③通过JTAG 接口实现对Flash，EEPROM，熔丝位和锁定位的编程（6）外设特点①两个具有独立的预分频器和比较器功能的8 位定时器/ 计数器②两个具有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器③具有独立预分频器的实时时钟计数器④两路8 位PWM ⑤ 6 路分辨率可编程（2 到16 位）的PWM ⑥输出比较调制器⑦ 8 路10 位ADC ⑧面向字节的两线接口⑨两个可编程的串行USART ⑩可工作于主机/ 从机模式的SPI 串行接口（7）特殊的处理器特点①上电复位以及可编程的掉电检测②片内经过标定的RC 振荡器③片内/ 片外中断源④ 6 种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式以及扩展的Standby 模式⑤可以通过软件进行选择的时钟频率⑥通过熔丝位可以选择ATmega103 兼容模式⑦全局上拉禁止功能ATmega128 芯片有64 个引脚，其中60 个引脚具有I/O 口功能，资源比较丰富，下面对ATmega128 的各个引脚做简单介绍：VCC：数字电路的电源。
Atmega128原理图
61 60 59 58 57 56 55 54 62 64 63 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 1 20 19 18
PF0 (ADC0) PF1 (ADC1) PF2 (ADC2) PF3 (ADC3) PF4 (ADC4 / TCK) PF5 (ADC5 / TMS) PF6 (ADC6 / TDO) PF7 (ADC7 / TDI) AREF AVCC AGND
1 2 3 4 5 6 7 8 9 1K*8
J9 X1 GND RST PG3 PB6 PB4 MOSI PB0 PE6 PE4 PE2 PE0 AVCC AREF PF1 PF3 1 3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 2 4 6 8 10 12 14 16 18 20 22 24 26 28 30 32 X2 VCC1 PG4 PB7 PB5 MISO SCK PE7 PE5 PE3 PE1 PEN AGND PF0 PF2 TCK
X1
22P
red 12MX1 1 C6 XI B 22PF U2 PE0 DTR RST RTS TCK 3.3V PE1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 J2 2 C7 XO 22pF VCC 28 27 26 25 24 23 22 21 20 19 18 17 16 15 XO XI 2 4 6 8 10 D+ 3.3V VCC 1 3 5 7 2 4 6 8 3.3V VCC
C3
晶振电路
C20
2
220uF/16V 104
100uF/16V 104 X2
R48 VCC 1K
L9
22P C19
ATmega128中断设计
A VR的中断源比较多，尤其是ATmega128，一共有35个外部以及内部中断源。
通常情况下，Flash程序存储器空间的最低位置（0x0000－0x0045）定义为复位和中断向量空间。
完整的中断向量见第二章表2-23。
在中断向量表中，处于低地址的中断向量所对应的中断拥有高优先级，所以，系统复位RESET拥有最高优先级。
A.中断设计注意点:1．具备Bootloader功能的A VR，其中断向量区可以在Flash程序存储器空间最低位置和Bootloader区的头部来回迁移，这主要用于配合Bootloader程序的应用。
如果不使用Bootloader功能，一般不要中断向量区进行迁移。
2．Flash较小的A VR芯片，其一个中断向量占据1个字的空间，用于放置一条相对转移RJMP指令（范围-2K~+2K字），跳到中断服务程序。
对于不使用的中断，在中断向量区中应放置1条中断返回指令RETI，增强程序的抗干扰性。
3．ATmega128的Flash空间为64K字节，因此它的一个中断向量占据2个字的空间，用于放置一条绝对转移JMP指令（指令长度为2个字），跳到中断服务程序。
对于不使用的中断，在中断向量区中应连续放置2条中断返回指令RETI，增强程序的抗干扰性。
当使用汇编语言编写系统程序时应注意。
4．当MCU响应一个中断时，其硬件系统会自动中断返回地址压入系统堆栈，并将关闭全局中断响应（硬件将中断标志I位清0），清除该中断的中断标志位；执行中断返回指令RETI时，硬件会先允许全局中断响应（硬件将中断标志I位置1），然后从系统堆栈中弹出返回地址到PC程序计数器中，继续执行被中断打断的程序。
除此之外，MCU的硬件没有对中断保护做其他处理。
5．因此，用户在编写中断服务程序时，首先要编写中断现场保护程序，如保护MCU的状态寄存器等。
在中断返回之前，不要忘记恢复中断现场。
6．如果设置和允许外部中断响应，即使是外部INT0..7引脚设置为输出方式，在引脚上的电平变化也会触发外部中断的发生，这一特性提供了使用软件产生中断的途径。
AVR ATmega128全功能工业控制器设计文档说明书
AVR单片机的全功能工业控制器设计吴焕琅深圳市中天越华自动控制科技有限公司摘要：介绍一款工业级的实用全功能控制器。
该控制器能隔离采集多种输入信号，输出多种控制信号；具有实时时钟、历史数据存储功能，彩色液晶显示界面，带有触摸屏操作和远程通信接口。
核心部分CPU采用AVR ATmega128单片机。
目前已用于批量生产。
关键词：隔离采集控制单片机彩色显示485接口ATmega128DS1642引言在自动控制产品的设计过程中，实现方案的选择常常是很矛盾的。
使用可编程逻辑控制器（PLC）和人机界面（HMI）来实现，开发速度较快，但成本太高，所开发的产品没有市场竞争力；使用单片机开发，成本低但开发周期长、开发量大且通用性不好。
用户需要的是一种成本低、开发周期较短、通用性较好的控制器，因此全功能工业控制器有很大的应用市场。
全功能工业控制器的整个电路分为信号隔离输入部分、控制器输出部分、实时时钟与历史数据存储部分、彩色液晶显示和触摸屏控制部分、通信接口等。
1信号隔离输入电路信号隔离输入电路分为开关量隔离输入、模拟量隔离输入、高速电脉冲隔离输入，电路如图1所示，开关量的隔离输入较为简单，输入信号采用光耦进行隔离后送入单片的普通I/O，单片机用查询方式进行采集。
图1信号隔离输入电路高速电脉冲的采集需要注意的是，所设计的电路必须适应高速信号采集的要求，因此隔离光耦应采用高速光耦（如6N137等）。
采用查询方式采集高速脉冲容易造成采集数据的丢失，高速脉冲应采用中断方式进行采集。
模拟量隔离采集是本控制器的一个重点和难点，笔者之前采用了线性光耦等多种方式进行模拟量的隔离采集实验，均未获满意的效果。
这里采用一种先将模拟量数字化（使用AD7705），然后通过有光耦隔离的数据口送到CPU进行模拟量隔离采集的方式，效果理想。
2控制器输出电路控制器的输出方式有继电器输出、晶体管输出、模拟电压输出，如图2所示。
继电器输出和晶体管输出电路较为简单，这里不作详细的介绍。
基于ATmega128单片机的压电式贾卡控制系统设计
基于ATmega128单片机的压电式贾卡控制系统设计0 引言贾卡经编机贾卡装置自1884 年问世以来，已从机械式发展到电磁式和现在的压电式，即Piezo 贾卡系统，彻底改变了贾卡装置需要通丝、移位针等繁杂部件的特点，使贾卡经编机提花部分的机构大大简化，速度有了很大提高。
此外，与计算机辅助花型设计系统配合，加快了贾卡经编织物的设计，简化了上机工艺，缩短了产品更新周期。
Piezo 贾卡的成功开发促进了经编机设备的不断发展进步，目前机器速度已经大大提高，提花原理也得到了进一步的发展。
Piezo 贾卡导纱针主要由三部分组成：压电陶瓷、导纱针握持端和可替换的贾卡导纱针。
Piezo 贾卡元件用于控制经编机上贾卡导纱针的左右偏移。
它由两片压电陶瓷组成，中间由玻璃纤维层隔离(绝缘)。
压电陶瓷具有“逆压电效应”，将其置于外电场将产生几何变形。
通过控制贾卡元件两侧交替加上去的正负电压，使电陶瓷变形，进而使导纱针向左或向右偏移。
由于压电陶瓷效果像电容一样，使得压电式导纱针能保持在它的偏移位置上。
贾卡导纱针左右两面都有定位快，可以保证精确的隔离。
设计贾卡控制系统的主要目的就足要根据经编机的需求，把花型数据准确适时地执行到导纱针，实现经编机的提花。
本文根据实际经编机设备的开发需求，选用AVR 系列单片机ATmega128 为主控芯片，设计了压电式贾卡控制系统，包括控制系统的软、硬件设计，压电陶瓷贾卡装置的驱动电路等。
系统将计算机技术和传统的提花工艺结合，较好地解决了传统提花工艺中存在的问题，降低了成本，简化了操作过程，缩短了新产品的开发周期。
该系统由于成本低，结构简单，特别适用于实际贾卡经编机设备控制部分的技术改进，具有较好的可靠性与实用性。
本系统的设计原理和结构的可靠性与实用性已通过样机试运行得以证实。
1 硬件设计1．1 系统总体结构图1 所示为系统总体结构框图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ATmega128 单片机硬件电路设计
在本系统中，本小节主要讲ATmega128 单片机的内部资源、工作原理和硬件电路设计等。
2.5.1 ATmega128 芯片介绍ATmega128 为基于AVR RISC 结构的8 位低功耗CMOS 微处理器。
片内ISP Flash 可以通过SPI 接口、通用编程器，或引导程序多次编程。
引导程序可以使用任何接口来下载应用程序到应用Flash 存储器。
通过将8 位RISC CPU 与系统内可编程的Flash 集成在一个芯片内，ATmega128 为许多嵌入式控制应用提供了灵活而低成本的方案。
ATmega128 单片机的功能特点如下：（1）高性能、低功耗的AVR 8 位微处理器（2）先进的RISC 结构①133 条指令大多数可以在一个时钟周期内完成② 32x8 个通用工作寄存器+外设控制寄存器③全静态工作④工作于16 MHz 时性能高达16 MIPS ⑤只需两个时钟周期的硬件乘法器（3）非易失性的程序和数据存储器① 128K 字节的系统内可编程Flash ②寿命: 10，000 次写/ 擦除周期③具有独立锁定位、可选择的启动代码区（4）通过片内的启动程序实现系统内编程① 4K 字节的EEPROM ② 4K 字节的内部SRAM ③多达64K 字节的优化的外部存储器空间④可以对锁定位进行编程以实现软件加密⑤可以通
过SPI 实现系统内编程（5）JTAG 接口（与IEEE 1149.1 标准兼容）①遵循JTAG 标准的边界扫描功能②支持扩
展的片内调试③通过JTAG 接口实现对Flash，EEPROM，熔丝位和锁定位的编程（6）外设特点①两个具有独立的预分频器和比较器功能的8 位定时器/ 计数器②两个具
有预分频器、比较功能和捕捉功能的16 位定时器/ 计数器③具有独立预分频器的实时时钟计数器④两路8 位PWM ⑤ 6 路分辨率可编程（2 到16 位）的PWM ⑥输出比较调制器⑦ 8 路10 位ADC ⑧面向字节的两线接口⑨两个可编程的串行USART ⑩可工作于主机/ 从机模式的SPI 串行接口（7）特殊的处理器特点①上电复位以及可编程的掉电检测②片内经过标定的RC 振荡器③片内/ 片外中断源④ 6 种睡眠模式: 空闲模式、ADC 噪声抑制模式、省电模式、掉电模式、Standby 模式以及扩展的Standby 模式⑤可以通过软件进行选择的时钟频率⑥通过熔丝
位可以选择ATmega103 兼容模式⑦全局上拉禁止功能ATmega128 芯片有64 个引脚，其中60 个引脚具有I/O 口功能，资源比较丰富，下面对ATmega128 的各个引脚做简单介绍：VCC：数字电路的电源。
GND：接地。
端口（PA7..PA0）、（PB7..PB0）、（PC7..PC0）、（PD7..PD0）、（PE7..PE0）、（PF7..PF0）、（PG4..PA0）：为8 位双向I/O 口，并具有可编程的内部上拉电阻。
其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。
作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将
输出电流。
复位发生时端口为三态。
这些端口在其他情况下有特殊功能，在此不一一列举。
RESET：复位输入引脚。
超过最小门限时间的低电平将引起系统复位，低于此时间的脉冲不能保证可靠复位。
XTAL1：反向振荡器放大器及片内时钟操作电路的输入。
XTAL2：反向振荡器放大器的输出。
AVCC：AVCC 为端口F 以及ADC 转换器的电源，需要与VCC 相连接，即使没有使用ADC也应该如此。
使用ADC 时应该通过一个低通滤波器与VCC 连接。
AREF：AREF 为ADC 的模拟基准输入引脚。
PEN：PEN 是SPI 串行下载的使能引脚。
在上电复位时保持PEN 为低电平将使器件进入SPI 串行下载模式。
在正常工作过程中PEN 引脚没有其他功能。
2.5.2 ATmega128 内部结构ATmega128 内部主要包括CPU 内核、存储器、系统时钟、系统控制和复位、I/O 端口和定时器/计数器等。
（1）CPU 内核ATmega128 单片机采用了Harvard 结构，具有独立的数据和程序总线，程序存储器的指令通过一级流水线运行。
（2）ATmega128 存储器AVR 结构具有三个线性存储空间：程序存储器、数据存储器和EEPROM存储器。
系统内有可编程的Flash 程序存储器，ATmega128 具有128K 字节的在线编程Flash。
因为所有的AVR 指令为16 位或32 位，故FLASH 组织成64K x 16 的形式。
ATmega128 还可以访问直到64K 的外部数据SRAM，其起始紧跟在内部SRAM之后。
ATmega128
包含4K 字节的EEPROM。
它是作为一个独立的数据空间而存在的，可以按字节读写。
EEPROM 的寿命至少为100，000 次（擦除）。
ATmega128 的所有I/O 和外设都被放置在I/O 空间。
在32 个通用工作寄存器和I/O 之间传输数据。
（3）系统时钟CPU 时钟：CPU 时钟与操作AVR 内核的子系统相连，如通用工作寄存器文件、状态寄存器以及保存堆栈指针的数据存储器。
终止CPU 时钟将使内核停止工作和计算。
I/O时钟：I/O时钟用于主要的I/O 模块，如定时器/ 计数器、SPI 和USART。
I/O 时钟还用于外部中断模块。
但是有些外部中断由异步逻辑检测，因此即使I/O 时钟停止了这些中断仍然可以得到监控。
此外，TWI 模块的地址识别功能在没有I/O 时钟的情况下也是异步实现的，使得这个功能在任何睡眠模式下都可以正常工作。
Flash 时钟：Flash 时钟控制Flash 接口的操作。
此时钟通常与CPU 时钟是同步的。
异步定时器时钟：异步定时器时钟允许异步定时器/ 计数器直接由外部32 kHz 时钟晶体驱动，使得此定时器/ 计数器即使在睡眠模式下仍然可以为系统提供一个实时时钟。
ADC 时钟：ADC 具有专门的时钟。
这样可以在ADC 工作的时候停止CPU 和I/O 时钟以降低数字电路产生的噪声，从而提高ADC 转换精度。
（4）系统控制和复位复位时所有的I/O 寄存器都被设置为初始值，程序从复位向量处开始执行。
复位源生效时I/O 端口立即复位
为初始值，不需要任何时钟的辅助。
ATmega128 有5 个
复位源：上电复位：当电源电压低于上电复位门限（V POT ）时MCU 复位。
外部复位：当复位引脚上的低电平持续时
间大于最小脉冲宽度时MCU 复位。
看门狗复位：当看门狗使能并且看门狗定时器超时时复位发生。
掉电检测复位：当掉电检测复位功能使能，且电源电压低于掉电检测复位门限（V BOT ）时MCU 即复位。
JTAG AVR 复位：当复位寄存器为1 时MCU 即复位。
（4）I/O 端口所有AVR I/O 端口都具有真正的读-修改-写功能。
有以下3 个8 位寄存器用于控制I/O 端口的设置：端口方向控制寄存器DDRx，数据寄存器PORTx，输入引脚寄存器PINx （5）定时器/计
数器（T/C）ATmega128 内有四个定时器/计数器，其中包括8 位的定时器/计数器0（T/C0）和定时器/计数器2
（T/C2）、16 位的定时器/计数器1（T/C1）和定时器/计数器3 （T/C3）。
除以上主要资源外，ATmega128 还输出
比较调制器、串行通信接口（SPI）、两线串行接口（TWI）、USART、模拟比较器和数模转换器（A/D）等。
2.5.3 ATmega128 系统电路设计在本系统中，ATmega128 控制板采用最小系统模式，包括ISP、JTAG 仿真接口电路、USB 供电及通信电和引脚扩展电路。
晶振采用16MHz 和8MHz
两种模式，可以根据跳线的接法设置不同的晶振源，在本
系统设计中晶振采用8MHz。
系统采用供电和下载于一体的
ISP（在线系统编程）接口，无需将存储芯片从设备上取出就能对其进行编程，其优点是：即使器件焊接在电路板上，仍可对其（重新）进行编程。
系统也设置有JTAG 仿真接口，它的编程方式是在线编程，利用边界扫描技术，设置
快捷。
在本系统中由于需要下载到存储器中，故采用ISP 下载模式，其接口电路如图2.15 所示：图2.15ISP 和JTAG 接口电路系统复位电路和晶振电路如下图2.16和2.17所示，晶振采用8MHz 外接33pF 电容构成并联谐振电路，复位电路与89C52 单片机不同，ATmega128 采用的是低电平复位，在VCC 和GND 之间接一个开关二极管4148，起着保
护电路的作用，当按键按下时，ATmega128 单片机会进入复位，默认状态下复位端为高电平。
图2.16 ATmega128 复位电路图2.17ATmega128 晶振电路K 1 K E Y G N D C 1 1 μ F R 1 1 0 k Ω D 1 4 1 4 8 V C C REST Y 1 8MHz C 3 3 3 μ F C 2 3 3 μ F G N D X T A L 1 X T A L 2。