最新触发器练习题
20.RS触发器练习
一、判断题1.仅具有保持和翻转功能的触发器是RS触发器。
（）2.基本的RS触发器具有“空翻”现象。
（）3.为了使时钟控制的RS触发器的次态为1，RS的取值应为RS=01。
（）4.同步RS触发器只有在CP信号到来后，才依据R、S信号的变化来改变输的状态。
（）5.触发器能够存储一位二值信号。
（）6.触发器与门电路一样，输出状态仅取决于触发器的即时输入情况。
（）7.时钟脉冲的主要作用是使触发器的输出状态稳定。
（）8.主从触发器电路中，主触发器和从触发器输出状态的翻转是同时进行的。
（）9.组合逻辑电路的基本单元是门电路。
（）二、选择题1.或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
A.置位B.复位C.不变2.基本RS触发器74LS279的输入信号是（）有效。
A.低电平B.高电平C.保持不变3.同步RS触发器电路中，触发脉冲消失后，其输出状态（）。
A.保持状态B.状态会翻转C.置1D.置04.触发器引入时钟脉冲的目的是（）。
A.改变输出状态B.改变输出状态的时刻受时钟脉冲的控制C.改变输入状态5.仅具有置“0”和置“1”功能的触发器是（）。
A.基本RS触发器B.同步RS触发器C.D触发器D.JK触发器6.仅具有保持和翻转功能的触发器是（）。
A.JK触发器B.T触发器C.D触发器D.Tˊ触发器7.触发器由门电路构成，但它与门电路功能不同，主要特点是（）。
A.具有翻转功能B.具有保持功能C.具有记忆功能D.具有置“0”功能8.与非门构成的基本RS触发器的约束条件是（）。
A.S+R=0B.S+R=1C.SR=0D.SR=19.按触发器触发方式的不同，双稳态触发器可分为（）。
A.高电平触发和低电平触发B.上升沿触发和下降沿触发C.电平触发或边沿触发D.输入触发或时钟触发10.按逻辑功能的不同，双稳态触发器可分为（）。
A.RS、JK、D、T等B.主从型和维持阻塞型C.TTL型和MOS型D.上述均包括三、填空题1.RS触发器按结构不同可分为无时钟输入端的基本RS触发器和有时钟输入端的触发器。
第5章触发器题(含答案)
第五章触发器5.1 画出如题图5.1所示的基本RS触发器输出端、Q Q的电压波形图。
S和R的电压波形如图5.1(b)所示。
题图5.1解：波形如图：5.2 或门组成的基本RS触发器电路如题图5.2(a)所示，已知S和R的波形如题图5.2(b)所示。
试画出、Q Q的波形图。
设触发器的初态Q=0。
题图5.2解：波形如图：5.3 题图5.3所示为一个防抖动输出开关电路。
当拨动开关K时，由于开关接通瞬间发生振颤，R和S的波形如图中所示，请画出和Q Q端的对应波形。
题图5.3解：波形如图：5.4有一时钟RS触发器如题图5.4所示，试画出它的输出端的波形。
初态Q Q=0。
题图5.4解：波形如图：5.5 设具有异步端的主从JK 触发器的初始状态Q = 0，输入波形如题图5.5所示，试画出输出端Q 的波形。
题图5.5解：波形如图：5.6 设题图5.6的初始状态为2Q 1Q 0Q = 000，在脉冲CLK 作用下，画出、、的波形（所用器件都是CD4013）。
S 0Q 1Q 2Q D 、R D 分别是CD4013高电平有效的异步置1端，置0端。
题图5.6解：波形如图：5.7 设题图5.7电路两触发器初态均为0，试画出、波形图。
1Q 2Q题图5.7解：波形如图：5.8 已知CMOS 边沿触发结构JK 触发器CD4207各输入端的波形如题图5.8所示，试画出、Q Q 端的对应波形，设初态Q = 0。
S D 为高电平置1端，R D 为高电平置0端，电路为CLK 上升沿触发。
题图5.8解：波形如图：5.9 如题图5.9所示，利用CMOS 边沿触发器和同或门组成的脉冲分频器。
试分析它在一系列CLK脉冲作用下的、和Y 的波形（初始状态1Q 2Q 120Q Q ==）。
题图5.9解：波形如图：5.10 设题图5.10中各个触发器的初始状态皆为Q = 0，试画出每个触发器Q 端波形。
题图5.10解：波形如图：5.11 题图5.11示出了一个单稳态电路和它的工作波形，试分析其工作原理（初态Q=0）。
触发器试题
触发器试题
1、下列有关触发器的描述，错误的是（B）
A、触发器是一种特殊的存储过程，用户不能直接调用
B、触发器inserted表和deleted表有共同记录
C、触发器可以用来定义比check约束更复杂的规则
D、删除触发器可以哟弄DROP TRIGGER命令，也可以用管理平台操作
2、关于触发器的正确说法是（D）
A、D ML触发器控制表记录
B、DDL触发器实现数据库管理
C、D ML触发器不能控制所有数据完整性
D、触发器中的T-SQL代码在事件产生时执行
3、关于触发器的错误说法是（C）
A、游标一般用于存储过程
B、游标也可以用于触发器
C、应用程序也可以调用触发器
D、触发器一般是针对表
4、当触发器执行时，系统会创建临时表保存用户操作更改的行的新值和旧值，UPDATE操
作所涉及的旧值会被临时保存在（C）
A、u pdate表
B、inserted表
C、d eleted表
D、i nserted表和update表
5、如果有两个事物同时对数据库中同一数据进行操作，不会引起冲突的是（D）
A、一个DELETE和一个SELECT
B、一个SELECT和一个DELETE
C、两个UPDATE
D、两个SELECT
判断题
6、触发器基于一个表创建，但是可以针对多个表进行操作（对）
7、触发器（trigger）是一种特殊的存储过程（对）
8、触发器被定义以后，只有当用户调用它时才触发，用户不调用时，触发器不起作用（错）
9、可以根据完整性的需要，对某一个表定义SELECT触发器（错）
10、触发器主要是通过表操作事件进行触发而被执行的（对）。
触发器习题
触发器习题1．能够存储0、1 二进制信息的器件是（）A．TTL门 B．CMOS门C．触发器 D．译码器2．触发器是一种（）A．双稳态电路 B．单稳态电路C．无稳态电路 D．三稳态电路、应为（）3．用与非门构成的基本RS触发器处于置1 状态时，其输入信号R S A．00R S= B．01R S=C．10R S= D．11R S=4．用与非门构成的基本RS触发器，当输入信号R S、时，其逻辑功能为（）A．置 1 B．置 0C．保持 D．不定5．下列触发器中，输入信号直接控制输出状态的是（）A．基本RS触发器 B．钟控RS触发器C．主从JK触发器 D．维持阻塞D触发器6．使触发器的状态变化分两步完成的触发方式是（）。
A．主从触发方式 B．边沿触发方式C．电平触发方式 D．维持阻塞触发方式7．时钟触发器产生空翻现象的原因是因为采用了（）A．主从触发方式 B．边沿触发方式C．电平触发方式 D．维持阻塞触发方式8．下列触发器中，存在一次变化问题的是（）A．基本RS触发器 B．主从JK触发器C．主从RS触发器 D．维持阻塞D触发器9．具有直接复位端d R 和置位端d S 的触发器，当触发器处于受CP 脉冲控制的情况下工作时，这两端所加的信号为（ ）A ．d d 00R S =B ．d d 01R S =C ．d d 10R S =D ．d d 11R S =10．RS 触发器中，不允许的输入是 （ ）A ．RS = 00B ．RS = 01C ．RS = 10D ．RS = 1111．下列触发器中，具有置0、置1、保持、翻转功能的是 （ ）A ．RS 触发器B ．T 触发器C ．JK 触发器D ．D 触发器12．当输入J = K = 1时，JK 触发器所具有的功能是（ ）A ．置 1B ．置 0C ．保 持D ．翻 转13．当现态Q n = 0时，具备时钟条件后 JK 触发器的次态为 ( )A ．Q n+1 = JB ．Q n+1 = KC ．Q n+1 = 0D ．Q n+1 = 114．RS 触发器当输入S R = 时，具备时钟条件后次态Q n+1为 ( )A ．Q n+1 = SB ．Q n+1 = RC ．Q n+1 = 0D ．Q n+1 = 1二、填空题1．触发器是双稳态触发器的简称，它由逻辑门加上适当的_____ 线耦合而成，具有两个互补的输出端 Q 和 Q 。
电工资格证考试触发器及其应用练习题集锦附参考答案解析(新)
触发器及其应用 习题参考答案一、填空题：1．时序逻辑电路的特点是：输出不仅取决于当时 输入 的状态还与电路 原来 的状态有关。
2．欲使JK 触发器实现的功能，则输入端J 应接 “1” ，K 应接 “1” 。
3．组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。
4．两个与非门构成的基本RS 触发器的功能有 置0 、 置1 和 保持 。
电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。
5．钟控RS 触发器具有“空翻”现象，且属于 电平 触发方式的触发器；为抑制“空翻”，人们研制出了 边沿 触发方式的JK 触发器和D 触发器。
6．JK 触发器具有 保持 、 翻转 、 置0 和 置1 的功能。
7．D 触发器具有 置0 和 置1 的功能。
二、选择题：1．描述时序逻辑电路功能的两个重要方程式是（ B ）。
A 、 状态方程和输出方程B 、状态方程和驱动方程C 、 驱动方程和特性方程D 、驱动方程和输出方程2．由与非门组成的RS 触发器不允许输入的变量组合为（ D ）。
A 、00B 、 01C 、 10D 、 113. 双稳态触发器的类型有（ D ）A 、基本RS 触发器；B 、同步RS 触发器；C 、主从式触发器； D 、前三种都有。
4. 存在空翻问题的触发器是（ B ）A 、D 触发器；B 、同步RS 触发器；C 、主从JK 触发器。
三、简述题1、时序逻辑电路和组合逻辑电路的区别有哪些？答：主要区别有两点：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。
2、何谓“空翻”现象？抑制“空翻”可采取什么措施？n n Q Q =+1R S ⋅答：在一个时钟脉冲为“1”期间，触发器的输出随输入发生多次变化的现象称为“空翻”。
空翻造成触发器工作的不可靠，为抑制空翻，人们研制出了边沿触发方式的主从型JK 触发器和维持阻塞型的D 触发器等等。
触发器练习
触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。
SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。
（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。
22.D触发器练习
一、判断题1.D触发器的输出总是跟随其输入的变化而变化。
（）2.D触发器具有两种逻辑功能。
（）3.D触发器的逻辑功能可归纳为：CP=0时，Q n+1=Q n（保持）；CP=1时， Q n+1=D，触发器的输出随D的变化而变化。
（）4.D触发器是现在数字集成电路设计中最基本的逻辑单元之一。
（）5.在实际应用中，常使用边沿D触发器。
（）6.集成D触发器的逻辑功能与D触发器基本一样，不同的是它只在CP上升沿时工作。
（）二、选择题1.仅具有“置0”、“置1”功能的触发器叫（）。
A.JK触发器B.RS触发器C.D触发器D.T触发器2.SD 和RD接至基本RS触发器的输入端，分别是预置和清零端，（）有效。
A.高电平B.CP=1C.低电平D.Q=03.下面哪项是同步D触发器的主要特点（）。
A.Q=DB.Q n=DC.CP=1时跟随D.Q n+1=D n4.在CP作用下，D取值不同时，具有置0、置1功能的电路，都叫做（）。
A.JR型触发器B.T型触发器C.D型时钟触发器D.JK型触发器5.D触发器的特性方程是（）。
A.Q n=DB.Q n+1=DC.D n+1=QD.Q n=D n+16.时钟触发器产生空翻现象的原因是因为采用了（）。
A.主从触发方式B.边沿触发方式C.电位触发方式D.维持阻塞触发方式7.触发器具有记忆功能，常用来保存（）信息。
A.十进制B.八进制C.二进制D.六进制8.D触发器是一种不存在不定态的触发器，适宜用作（）。
A.计数器B.锁存器C.计算器D.A和B9.由于D触发器相当于JK输入端总是输入两个相反的变量，所以D触发器只有（）输出的状态。
A.5种B.4种C.3种D.2种三、填空题1.D触发器提供了两种功能。
2.通常把一个CP脉冲引起触发器两次翻转的现象称为。
3.D触发器的输入端子有个，用于消除了输出的不定状态。
4.D触发器的输入端子具有和的功能。
5.CP通过一个“非门”再输入到JK触发器，所以该D触发器是的触发器。
触发器练习题
触发器练习题一、判断题1.由逻辑门组成的各种触发器属于电平异步时序逻辑电路（）2、rs、jk、d和t四种触发器中，唯有rs触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5.时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还取决于电路的最后状态。
（6）组合逻辑电路的输出只与当时的输入有关，与电路的最后状态无关，没有记忆功能。
（7）触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9.触发器的反转条件由触发器输入和时钟脉冲决定。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11.译码器和比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13.全加器是一种逻辑电路，它将两个1位二进制数相加，并考虑低进位。
14.实现相同逻辑功能的逻辑电路可以不同。
15.解码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20.七段显示解码器有两个连接：公共阳极和公共阴极显示21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22.高级有效显示解码器可驱动公共阴极连接数码管23，低级有效显示解码器可驱动公共阳极连接数码管24，高级有效显示解码器可驱动公共阳极连接数码管25，低电平有效显示解码器可以驱动公共阴极连接的数码管26。
由同一CP控制的每个触发器的计数器称为异步计数器（）27。
每个触发器具有不同信号源的计数器称为同步计数器（）28。
一个触发器可以存储两个二进制数（）29和D。
触发器只有时钟脉冲上升沿的有效变化。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触发器练习题
一、填空题
1、触发器具有 个稳定状态，在输入信号消失后，它能保持 。
2、在基本RS 触发器中，输入端D R 或D R 能使触发器处于 状态，输入端
D S 或D S 能使触发器处于 状态。
3、同步RS 触发器状态的改变是与 信号同步的。
4、在CP 脉冲和输入信号作用下，JK 触发器能够具有 、 、 、和 的逻辑功能。
5、对于JK 触发器，当CP 脉冲有效期间，若J=K=0时，触发器状态 ；若K J =时，触发器 或 ；若J=K=1时，触发器状态 。
6、与主从触发器相比， 触发器的抗干扰能力较强。
7、对于JK 触发器，若J=K ，则可完成 触发器的逻辑功能。
8、对于JK 触发器，若K J =，则可完成 触发器的逻辑功能。
二、判断题
1、触发器有两个稳定状态，一个是现态，一个是次态。
（ ）
2、触发器有两个稳定状态，在外界输入信号的作用下，可以从一个稳定状态转变为另一个稳定状态。
（ ）
4、同步D 触发器的Q 端和D 端的状态在任何时刻都是相同的。
（ ）
5、同一逻辑功能的触发器，其电路结构一定相同。
（ ）
6、仅具有反正功能的触发器是T 触发器。
（ ）
三、选择题
1、对于触发器和组合逻辑电路，以下（ ）的说法是正确的。
A 、两者都有记忆能力
B 、两者都无记忆能力
C 、只有组合逻辑电路有记忆能力
D 、只有触发器有记忆能力
2、对于JK 触发器，输入J=0、K=1，CP 脉冲作用后，触发器的1+n Q 应为（ ）。
A 、0
B 、1
C 、可能是0，也可能是1
D 、与n Q 有关
3、JK 触发器在CP 脉冲作用下，若使n n Q Q =+1，则输入信号应为（ ）。
A 、1==K J
B 、Q K Q J ==,
C 、Q K Q J ==,
D 、0==K J
4、具有“置0” “置1” “保持” “翻转”功能的触发器叫（ ）。
A 、JK 触发器
B 、基本RS 触发器
C 、同步
D 触发器 D 、同步RS 触发器
5、边沿控制触发的触发器的触发方式为（ ）。
A 、上升沿触发
B 、下降沿触发
C 、可以是上升沿触发，也可以是下降沿触发
D 、可以是高电平触发，也可以是低电平触发
6、仅具有“保持”“翻转”功能的触发器叫（ ）。
A 、JK 触发器
B 、RS 触发器
C 、
D 触发器 D 、T 触发器
四、简答题
1、画出用边沿JK 触发器实现边沿T 触发器的逻辑图。
5、已知同步D 触发器的输入信号波形，画出输出Q 端信号波形。
6、已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。