三极管基础之上拉电阻,下拉电阻
拉电阻详解：上拉电阻与下拉电阻的作用及区别
拉电阻详解：上拉电阻与下拉电阻的作用及区别展开全文上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）,电阻在电路中起限制电流的作用，而上拉电阻和下拉电阻是经常提到也是经常用到的电阻。
对于某些集成电路或晶体管电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路增强其电流通道。
如果不用，会降低电路的执行能力，例如驱动能力不足或欠驱动状态，导致工作失常，不能准确完成设计者意图。
同理，下拉电阻是为了帮助晶体管或集成电路分流亦或是确保电路准确达到设计低电平位，防止误触发或灌电流损坏电路。
下面一起来学习吧：1.上拉电阻(1)概念：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平。
图1上拉电阻(2)原理：在上拉电阻所连接的导线上，如果外部组件未启用，上拉电阻则“微弱地”将输入电压信号“拉高”。
当外部组件未连接时，对输入端来说，外部“看上去”就是高阻抗的。
这时，通过上拉电阻可以将输入端口处的电压拉高到高电平。
如果外部组件启用，它将取消上拉电阻所设置的高电平。
通过这样，上拉电阻可以使引脚即使在未连接外部组件的时候也能保持确定的逻辑电平。
2.下拉电阻概念：将一个不确定的信号，通过一个电阻与GND相连，固定在低电平。
图2下拉电阻3.主要作用下拉电阻的主要作用是与上接电阻一起在电路驱动器关闭时给线路(节点)以一个固定的电平。
(1)提高电压准位：a)当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
b)OC门电路必须加上拉电阻，以提高输出的高电平值。
(2)加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
(3)电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
(4)N/Apin防静电、防干扰：在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
三极管基极下拉电阻作用
三极管基极下拉电阻作用三极管基极下拉电阻（或称为基极负载电阻）是在三极管放大电路中常用的一个元件。
它的作用是通过连接到三极管基极的电阻，将基极与地之间形成一个固定的电压下拉，并限制基极电流的流动范围，从而对三极管进行偏置和稳定的控制。
基极下拉电阻的主要作用可以归纳为以下几个方面：1.偏置和稳定性：基极下拉电阻起到了偏置作用，将基极与地之间的电压保持在一个固定的值。
这样可以确保三极管的工作点稳定，防止其过渡到非线性工作区域，从而使得放大器的放大特性更加可靠。
同时，基极下拉电阻还可以为三极管提供一个固定的基极电压，使其处于线性区工作，从而获得更好的线性放大效果。
2.电流限制：基极下拉电阻可以限制基极电流的流动范围。
当三极管被施加若干情况下，基极电流会随着输入信号的变化而变化。
如果没有基极下拉电阻的限制，基极电流可能会变得太大，导致三极管过载或者损坏。
而通过选择适当的基极下拉电阻值，可以限制基极电流的范围，保证三极管不会受到过大的电流冲击而损坏。
3.噪声抑制：基极下拉电阻可以提供一种对输入信号的阻抗，从而减少输入信号的干扰和噪声。
当输入信号与基极下拉电阻串联时，输入信号的电流将被限制在一定范围内，从而减少噪声的影响。
此外，基极下拉电阻还可以提供对干扰信号的负载效果，将干扰信号引到地上，从而减少对输出信号的影响。
4.增益控制：通过改变基极下拉电阻的值，可以调整三极管的放大倍数。
在放大器设计中，不同的应用需要不同的放大倍数。
通过改变基极下拉电阻的值，可以对放大倍数进行精确控制。
这在一些特定的应用中非常有用，比如音频系统中，可以通过调节基极下拉电阻的值来控制音量大小。
总结起来，基极下拉电阻在三极管放大电路中起到了重要的作用，它通过偏置三极管、限制基极电流、抑制噪声和控制放大倍数等方面，对放大电路的稳定性和性能起到了至关重要的作用。
在实际的电路设计中，选择合适的基极下拉电阻值和合理布局，可以提高放大电路的性能和可靠性。
上拉电阻下拉电阻的原理和作用
上拉电阻下拉电阻的原理和作用上拉电阻和下拉电阻是电子电路设计中常用的元件，其原理和作用如下：1.上拉电阻：上拉电阻是一种电阻器，它的作用是将一个信号线拉高到高电平状态。
在数字电路中，上拉电阻通常用来确保信号线在断开连接时保持逻辑高电平，防止其浮动。
当信号线未连接到任何驱动器或信号源时，上拉电阻会向信号线提供一个连接到电源高电平的路径，从而确保信号线保持在逻辑高电平。
上拉电阻的原理是利用电阻的阻值将信号线连接到电源引脚，与电源之间形成一个电阻分压电路。
当信号线未被外部驱动时，上拉电阻会通过电流流向信号线，将其拉高到电源电压，使其保持逻辑高电平。
上拉电阻常用于开关电路、输入/输出电路、微控制器引脚等地方。
例如，在微控制器的输入引脚上加上上拉电阻，当外部信号未连接时，输入引脚会受到上拉电阻的影响，保持在逻辑高电平状态。
当外部信号连接并给出低电平信号时，外部信号能够更容易地拉低输入引脚电压，使微控制器能够检测到这个低电平信号。
2.下拉电阻：下拉电阻与上拉电阻相反，它的作用是将一个信号线拉低到低电平状态。
在数字电路中，下拉电阻通常用来确保信号线在断开连接时保持逻辑低电平，防止其浮动。
它通过提供一个连接到地的路径，将信号线拉低到地电位。
下拉电阻的原理也是利用电阻的阻值将信号线连接到地引脚，与地之间形成一个电阻分压电路。
当信号线未被外部驱动时，下拉电阻会通过电流流向地，将其拉低到地电位，使其保持逻辑低电平。
下拉电阻同样常用于开关电路、输入/输出电路、微控制器引脚等地方。
例如，在微控制器的输入引脚上加上下拉电阻，当外部信号未连接时，输入引脚会受到下拉电阻的影响，保持在逻辑低电平状态。
当外部信号连接并给出高电平信号时，外部信号能够更容易地拉高输入引脚电压，使微控制器能够检测到这个高电平信号。
总之，上拉电阻和下拉电阻在电子电路设计中起着重要的作用。
它们能够确保信号线的稳定性，防止浮动和干扰，从而提高电路的可靠性和抗干扰能力。
三极管上拉电阻和下拉电阻
三极管上拉电阻和下拉电阻
三极管上拉电阻和下拉电阻是指在三极管输入端的引脚上添加的电阻。
上拉电阻（Pull-up resistor）是连接到高电平或正电源的引脚上的电阻，用于将引脚保持在高电平状态。
这种电阻可以为输入信号提供一个默认的逻辑高电平。
下拉电阻（Pull-down resistor）则连接到低电平或负电源的引脚上，用于将引脚保持在低电平状态。
下拉电阻也可以为输入信号提供一个默认的逻辑低电平。
上拉电阻和下拉电阻通常在数字电路中使用，以确保输入引脚的电平稳定和正确识别。
它们的值通常选择合适的大小，以平衡功耗和信号响应速度。
上拉电阻和下拉电阻的作用是什么？
什么是上拉电阻？上拉电阻和下拉电阻都是电阻元器件，所谓上拉电阻就是接电源正极，下拉的就是接负极或地。
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。
下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。
那么，上拉电阻和下拉电阻的用处和区别分别又是什么呢？一、上拉电阻和下拉电阻是什么上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。
而下拉电阻是直接接到地上，接二极管的时候电阻末端是低电平，将不确定的信号通过一个电阻钳位在低电平。
上拉是对器件输入电流，下拉是输出电流；强弱只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提供电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
二、上拉电阻和下拉电阻的用处和区别上拉电阻和下拉电阻二者共同的作用是：避免电压的“悬浮”，造成电路的不稳定。
上拉电阻：1、概念：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平；2、上拉是对器件注入电流，灌电流；3、当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平。
下拉电阻：1、概念：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平；2、下拉是从器件输出电流，拉电流；3、当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。
上拉是对器件注入电流，下拉是输出电流，弱强只是上拉电阻的阻值不同，没有什么严格区分，对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
由此可见，电源到器件引脚上的电阻叫上拉电阻，作用是平时使用该引脚为高电平；地（GND）到器件引脚的电阻叫下拉电阻，作用是平时使该引脚为低电平。
上拉电阻和下拉电阻
上拉电阻是将电阻的1脚接VCC另一脚接需要上拉的芯片管脚；下拉电阻是将电阻的1脚接GND另一脚接需要下拉的芯片管脚。
大小一般为1~10K,主要用在中段、复位、片选、控制以及开漏输出的管脚。
作用是防止系统复位时引起的不稳定。
上拉电阻下拉电阻的总结上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
三极管基极下拉电阻的作用是什么？看完这个你就明白了
三极管基极下拉电阻的作用是什么？看完这个你就明白了今日精选1)防止三极管受噪声信号的影响而产生误动作，使晶体管截止更可靠!三极管的基极不能出现悬空，当输入信号不确定时(如输入信号为高阻态时)，加下拉电阻，就能使有效接地。
特别是GPIO连接此基极的时候，一般在GPIO所在IC刚刚上电初始化的时候，此GPIO的内部也处于一种上电状态，很不稳定，容易产生噪声，引起误动作!加此电阻，可消除此影响(如果出现一尖脉冲电平，由于时间比较短，所以这个电压很容易被电阻拉低;如果高电平的时间比较长，那就不能拉低了，也就是正常高电平时没有影响)!但是电阻不能过小，影响泄漏电流!(过小则会有较大的电流由电阻流入地)2)当三极管开关作用时,ON和OFF时间越短越好,为了防止在OFF 时,因晶体管中的残留电荷引起的时间滞后,在B,E之间加一个R起到放电作用。
高频，深饱和时特别要注意。
(次要)3 )三极管基级加电阻主要是为了设置一个偏置电压，这样就不会出现信号的失真(这在输入信号有交流时极其重要：如当温度上升时，Ic将增大，导致Ie也会增大，那么在Re上的压降也增大，而Vbe=Vb-IeRe，而Vb此时基本上被下拉电阻保持住，所以使Vbe减小。
当然这个减小对0.7v来说是很小的，是从微观上去分析的。
Vbe 的减小，使Ib减小，结果牵制了Ic的增加，从而使Ic基本恒定。
这也是反馈控制的原理)。
而且同时还是为了防止输入电流过大，加个电阻可以分一部分电流，这样就不会让大电流直接流入三极管而损坏其.至于为了放电，一般是在MOS管中才用，三极管这个问题不大.4)如果三极管不接下拉电阻，就不能设定偏置电压，这样会产生输入信号的交越失真，并且输入电流过大的时候会导致大电流直接流入三极管而导致损坏。
三极管我们分析的时候有时候总是认为它的内部是有二极管的效应的，但这样是错误的认识，应该更正.而MOS管同样需要一个偏制电压，而下拉电阻可以起到这样的作用，我们一般称之为GATE偏制.由于MOS管内部的三个级是彼此绝缘的，所以自然会有电容效应在，当信号消失的时候内部的等效电容可以通过下拉电阻进行放电.而且也是必须的，否则会逻辑出错.接下拉电阻时还要注意：1 下拉电阻阻值不能太大，不然会导致流入基级的电流太小.2 如果是高速开关信号，尽量在下拉电阻上并连一个电容以提高高速性能。
上拉电阻下拉电阻的总结
上拉电阻下拉电阻的总结一、什么是上拉电阻？什么是下拉电阻？上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！上拉是对器件注入电流，下拉是输出电流；弱强只是上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
上拉电阻是指：将某电位点采用电阻与电源VDD相连的电阻。
比如，LM339比较器的输出端在输出高电平时，输出端是悬空的（集电极输出），采用上拉电阻可以将电源电压通过该电阻向负载输出电流，而输出端低电平时，输出端对地短接。
下拉电阻就是在某电位点用电阻与地相连的电阻。
如果某电位点有下拉和上拉电阻就组成了分压电路，此时，电阻又叫分压电阻。
二、上拉电阻及下拉电阻作用：1、提高電壓准位：a.当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
b.OC门电路必须加上拉电阻，以提高输出的搞电平值。
2、加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
3、N/A pin防靜電、防干擾：A）在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
B)管脚悬空就比较容易接受外界的电磁干扰。
4. 提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。
同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。
从而提高芯片输入信号的噪声容限增强抗干扰能力。
4、电阻匹配，抑制反射波干扰：长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
5、预设开关状态/缺省电位：在一些 CMOS 输入端接上或下拉电阻是为了预设缺省电位. 当你不用这些引脚的时候, 这些输入端下拉接 0 或上拉接 1。
三极管的上拉下拉电阻的选取
三极管的上拉下拉电阻的选取输出端的接电源或接地的电阻叫上拉、下拉电阻，而基极电阻不叫这个名称，应该叫基极偏置电路分压电阻。
根据基极所需的偏置电压以及电源电压大小，用电阻分压公式计算Ub=Vcc*R2/（R1+R2），电阻值的大小应该在kΩ~十kΩ数量级，保证电阻上的电流比基极电流大一个数量级。
例如基极偏压需要2V，电源电压6V，取下偏置电阻10kΩ，可以算出上偏置电阻为20kΩ。
为了简便叙述，以下统一为上下拉电阻简单概括为：电源到器件引脚上的电阻叫上拉电阻，作用是平时使该引脚为高电平，地到器件引脚上的电阻叫下拉电阻，作用是平时使该引脚为低电平。
低电平在IC内部与GND相连接；高电平在IC内部与超大电阻相连接。
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用，下拉同理。
对于非集电极（或漏极）开路输出型电路（如普通门电路，其提升电流和电压的能力是有限的，上拉和下拉电阻的主要功能是为集电极开路输出型电路提供输出电流通道。
上拉是对器件注入电流，下拉是输出电流；强弱只是上拉或下拉电阻的阻值不同，没有什么严格区分。
当IC的I/O端口，节点为高电平时，节点处和GND之间的阻抗很大，可以理解为无穷大，这个时候通过上拉电阻（如4.7K欧，10K欧电阻）接到VCC上，上拉电阻的分压几乎可以忽略不计；当I/O端口节点需要为低电平时，直接接GND就可以了，这个时候VCC与GND是通过刚才的上拉电阻（如4.7K欧，10K欧电阻）连接的，通过的电流很小，可以忽略不计。
如果单纯的想要使这个节点成为高电平，并且输出阻抗非常大，则直接接电源也无妨，但是如果单片机要使这个节点拉低，即单片机内部使节点接地，这样5V电源和地之间就短路了。
另外，当要求这个节点为高电平时，这个节点和地之间的阻抗一般非常大，如100K欧的阻抗，当上拉一个10K欧的电阻，这个点分得的电压为100K欧/（100K 10K）*5V=4.5V，这样也可以拉到高电平。
上拉电阻和下拉电阻的作用
浅谈上、下拉电阻的作用••油菜no1•14位粉丝•1楼浅谈上、下拉电阻的作用上下拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于CMOS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，以提高输出的高电平值。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理电阻的具体取值怎么计算的？上拉电阻是不是应该是接Vcc再接电阻，然后接到管脚上的？一般上下拉的电阻取值都有个特定的范围,不能太大,也不能太小.都在几K到几十K之间吧,具体的还要看电路要求.至于接法,上拉电阻简单来说就是把电平拉高，通常用4.7－10K的电阻接到Vcc电源，下拉电阻则是把电平拉低，电阻接到GND地线上。
所以是接电源或者接地,再接到需要拉高或者拉地电平的节点上的.一般说来，不光是重要的信号线，只要信号在一段时间内可能出于无驱动状态，就需要处理。
比如说，一个CMOS门的输入端阻抗很高，没有处理，在悬空状况下很容易捡拾到干扰，如果能量足够甚至会导致击穿或者闩锁，导致器件失效。
祈祷输入的保护二极管安全工作吧。
如果电平一直处于中间态，那输出就可能是不确定的情况，也可能是上下MOS都导通，对器件寿命造成影响。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
我们先来说说集电极开路输出的结构。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管为反相之用，使输入为“0”时，输出也为“0”）。
对于图1，当左端的输入为“0”时，前面的三极管截止（即集电极C跟发射极E之间相当于断开），所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1KΩ），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值，另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了（51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉），当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
对于漏极开路（OD）输出，跟集电极开路输出是十分类似的。
将上面的三极管换成场效应管即可。
这样集电极就变成了漏极，OC就变成了OD，原理分析是一样的。
另一种输出结构是推挽输出。
推挽输出的结构就是把上面的上拉电阻也换成一个开关，当要输出高电平时，上面的开关通，下面的开关断；而要输出低电平时，则刚好相反。
比起OC或者OD来说，这样的推挽结构高、低电平驱动能力都很强。
如果两个输出不同电平的输出口接在一起的话，就会产生很大的电流，有可能将输出口烧坏。
而上面说的OC或OD输出则不会有这样的情况，因为上拉电阻提供的电流比较小。
如果是推挽输出的要设置为高阻态时，则两个开关必须同时断开（或者在输出口上使用一个传输门），这样可作为输入状态，AVR单片机的一些IO口就是这种结构。
在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
1. 电阻作用：l 接电组就是为了防止输入端悬空l 减弱外部电流对芯片产生的干扰l 保护cmos内的保护二极管,一般电流不大于10mAl 上拉和下拉、限流l 1. 改变电平的电位，常用在TTL-CMOS匹配2. 在引脚悬空时有确定的状态3.增加高电平输出时的驱动能力。
4、为OC门提供电流l 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。
反之，l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!2、定义：l 上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！l 上拉是对器件注入电流，下拉是输出电流l 弱强只是上拉电阻的阻值不同，没有什么严格区分l 对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
3、为什么要使用拉电阻：l 一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
l 数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！l 一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C 接通过一个电阻和电源连接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。
l 上拉电阻是用来解决总线驱动能力不足时提供电流的。
一般说法是拉电流，下拉电阻是用来吸收电流的，也就是你同学说的灌电流线驱动（差动输出）线驱动器是一个源电流输出器件。
在导通状态时，线驱动器输出为电源（Vcc）；在关断状态时，输出悬空。
因此，线驱动器需要一个灌电流输入接口。
下面表格中给出了一个简单的线驱动器的原理图。
差动输出（欧姆龙称为线性驱动输出）线性驱动输出就是根据RS-422A 的数据输送回路。
可通过双股搅合线电缆进行长距离输送集电极开路集电极开路电路是灌电流输出器件。
在关断状态时，集电极开路输出连到地；在导通状态时，集电极开路输出悬空。
因此，集电极开路输出需要一个源电流输入接口。
下面表格中给出了一个简单的集电极开路输出电路的原理图。
推挽式推挽式输出结合了线驱动与集电极开路输出，在关断状态时，推挽式输出接地；在导通状态时，推挽式输出连到电源（Vcc）。
推挽输出（欧姆龙称为互补输出）输出回路有2种，即NPN与PNP2种晶体管输出。
根据输出信号H或L，2种晶体管输出互相交叉进行ON或OFF 动作，使用时，正电源，0V分别为吸合，拉下互补输出是输出电流流出或流入2种动作，特征是信号的上升、下降速度快，可进行导线的长距离延长。
可与开路集电极输入机器（NPN/PNP）连接，另外还可以连接到电压输入机器上。
但是为了能更好的发挥未来的性能，一般推荐在电压输入机器上使用电压输入的编码器。
1、所谓“漏型输入”，是一种由PLC内部提供输入信号源，全部输入信号的一端汇总到输入的公共连接端COM的输入形式。
又称为“汇点输入”。
、输入传感器为接近开关时，只要接近开关的输出驱动力足够，漏型输入的PLC输入端就可以直接与NPN集电极开路型接近开关的输出进行连接但是，当采用PNP集电极开路型接近开关时，由于接近开关内部输出端与0V间的电阻很大，无法提供电耦合器件所需要的驱动电流，因此需要增加“下拉电阻”。
如图。
增加下拉电阻后应注意，此时的PLC内部输入信号与接近开关发信状态相反，即接近开关发信时，“下拉电阻”上端为24V，光电耦合器件无电流，内部信号为“0”；未发信时，PLC内部DC24V与0V之间，通过光电耦合器件、限流电阻、“下拉电阻”经公共端COM构成电流回路，输入为“1”。
下拉电阻的阻值主要决定于PLC输入光电耦合器件的驱动电流、PLC 内部输入电路的限流电阻阻值。
通常情况下，其值为1.5—2KΩ，计算公式如下：第一种公式：R≤[（Ve-0.7）/Ii]-Ri式中：R——下拉电阻（KΩ）Ve——输入电源电压（V）Ii——最小输入驱动电流（mA）Ri——PLC内部输入限流电阻（KΩ）公式中取发光二极管的导通电压为0.7V。
第二种公式：下拉电阻≤[输入限流电阻/（最小ON电压/24V）]-输入限流电阻1、所谓“源型输入”，是一种由外部提供输入信号电源或使用PLC 内部提供给输入回路的电源，全部输入信号为“有源”信号，并独立输入PLC的输入连接形式。
1、所谓“源型输入”，是一种由外部提供输入信号电源或使用PLC内部提供给输入回路的电源，全部输入信号为“有源”信号，并独立输入PLC的输入连接形式。
2、所谓“源型输入”，是一种由外部提供输入信号电源或使用PLC内部提供给输入回路的电源，全部输入信号为“有源”信号，并独立输入PLC的输入连接形式。
输入传感器为接近开关时，只要接近开关的输出驱动力足够，源型输入的PLC输入端就可以直接与PNP集电极开路型接近开关的输出进行连接。
相反，当采用NPN集电极开路型接近开关时，由于接近开关内部输出端与24V间的电阻很大，无法提供电耦合器件所需要的驱动电流，因此需要增加“上拉电阻”。
如图。
增加下拉电阻后应注意，此时的PLC内部输入信号与接近开关发信状态相反，即接近开关发信时，“上拉电阻”上端为0V，光电耦合器件无电流，内部信号为“0”；未发信时，PLC内部DC24V与0V之间，通过光电耦合器件、限流电阻、“上拉电阻”经公共端COM构成电流回路，输入为“1”。
上拉电阻的阻值主要决定于PLC输入光电耦合器件的驱动电流、PLC 内部输入电路的限流电阻阻值。
通常情况下，其值为1.5—2KΩ，其计算公式与下拉电阻计算公式相同。
增长共性或减少共性取决于连接的设备。
漏型有减少共性，打开时电流从负载流向单元。
源型正相反，共性增加，电流从单元流向负载。
以上资料来源于网络，本人只是加以集合，以便应用。
S7-200PLC既可接漏型，也可接源型，而300PLC一般是源型，欧美一般是源型，输入一般用PNP的开关，高电平输入。
而日韩好用漏型，一般使用NPN型的开关也就是低电平输入。
所以选择PLC的模块是要分清源型还是漏型的。
使用伺服的时候也应注意是线驱动，还是OC输出，因为这跟上位运动控制器有直接的联系。