数字电子技术基础第8章可编程逻辑器件[1]
70年代
80年代
数字电子技术基础第8章可编程逻 辑器件[1]
90年代
70年代初期的PLD 主要是可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。
在PROM中，与门阵列是固定的，或门阵列是可编程的；器件采 用熔断丝工艺，一次性编程使用。
70年代末期的PLD 出现了可编程阵列逻辑(PAL)器件。在PAL器件中，与门
在线编程
辑器件[1]
FPGA
PLD基本结构大致相同，根据与或阵列是否可编程分为三类： （1）与固定、或编程：ROM和PROM （2）与或全编程：PLA （3）与编程、或固定：PAL、GAL和HDPLD(高密度PLD）
PROM----可编程存储器
P
PLA----可编程逻辑阵列
L
PAL----可编程阵列逻辑
PLD的基本结构
互补
输入信号 输入 电路
输入
与门 乘积项 阵列
或门 阵列
和项
பைடு நூலகம்
输出 输出函数 电路
反馈输入信号
数字电子技术基础第8章可编程逻 辑器件[1]
可编程逻辑器件PLD的发展历程
EPLD
FPLA PAL
PROM PLA
器
和
和
件
CPLD FPGA GAL
器 件
器 件
器 件器
器 件
件
内嵌复杂 功能模块 的可编程 片上系统
连接线与点增多 抗干扰下降
数字电子技术基础第8章可编程逻 辑器件[1]
从逻辑器件的功能和使用方法看，最初的逻辑器件全部采用标准通用 片，后来发展到采用用户片和现场片。
通用片的功能是器件厂制造时定死的，用户只能拿来使用而不能改变 其内部功能。
通用片有门、触发器、多路开关、加法器、寄存器、计数器、译码器 等逻辑器件和随机读写存储器件。
一、可编程只读存储器PROM
PROM (Programmable Read-Only Memory)的结构是与阵列 固定、或阵列可编程的PLD器件，对于有大量输入信号的PROM， 比较适合作为存储器来存放数据，它在计算机系统和数据自 动控制等方面起着重要的作用。对于较少的输入信号组成的 与阵列固定、或阵列可编程的器件中，也可以很方便地实现 任意组合逻辑函数。
F1 ＝ m （ 4,8,9,12,13,14 ） F2＝m（0,5,10,15） F3＝m（1,2,3,6,7,11） （3）选用PROM的容量为 16×3位即可满足要求。
数字电子技术基础第8章可编程逻 辑器件[1]
例：试用PROM实现4位二进制码到Gray码的转换。
转换真值表
A3 A2 A1 A0
NO
A1 A0 B1 B0
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
10
1010
11
1011
12
1100
13
1101
14
1110
15
1111
F1 F2 F3 010 001 001 001 100 010 001 001 100 100 010 001 100 100 100 010
辑器件[1]
可编程逻辑器件的分类
按集成度(PLD)分类:
可编程逻辑器件（PLD）
简单PLD
复杂PLD
PROM PLA PAL GAL CPLD
根据有无寄存功能： 可编程组合逻辑器件
可编程时序逻辑器件
按内部电路组成： PLA（可编程逻辑阵列）
PGA（可编程门阵列）
按编程方式： 熔丝编程
光擦编程
电擦编数程字电子技术基础第8章可编程逻
阵列是可编程的，或门阵列是固定连接的，它有多种输出和反 馈结构，为数字逻辑设计带来了一定的灵活性。但PAL仍采用 熔断丝工艺，一次性编数字程电使子技用术基。础第8章可编程逻
辑器件[1]
80年代中期的PLD 通用阵列逻辑(GAL)器件问世，并取代了PAL。GAL器件是在PAL器
件基础上发展起来的新一代器件。和PAL一样，它的与门阵列是可编程的， 或门阵列是固定的。但由于采用了高速电可擦CMOS工艺，可以反复擦除 和改写，很适宜于样机的研制。它具有CMOS低功耗特性，且速度可以与 TTL可编程器件相比。特别是在结构上采用了“输出逻辑宏单元”电路， 为用户提供了逻辑设计和使用上的较大灵活性。
D
GAL----通用可编程阵列逻辑
FPGA----现场可编程门阵列
ispLSI--数-字-在电子系技术统基可础第编8章程可编大程逻规模集成电路
辑器件[1]
1.与固定、或编程： 与阵列全固定，即全译码；ROM和PROM
数字电子技术基础第8章可编程逻 辑器件[1]
2.与、或全编程：
代表器件是PLA（Programmable Logic Array）， 下图给出了PLA的阵列结构，在PLD中，它的灵活性最高。由 于与或阵列均能编程的特点，在实现函数时，只需形成所需 的乘积项，使阵列规模比PROM小得多。
1011 1 1 1 0
1100 1 0 1 0
1101 1 0 1 1
1 1 1 0 1 0 0 数1字电子技术基础与第8阵章可列编程逻
1111 1 0 0 0
例：用PROM实现以下逻辑函数： 解：
YY10
ABC ABC
ABC ABC ABC ABC
Y2 ABC ABC ABC
A1 B1 C1
对于大多数逻辑 函数而言，并不需要 使用全部最小项，造 成浪费
&& &&&& &&
ABC
≥1
Y0
≥1
Y1
≥1
Y2
A数B字C电A子B技CA术辑B基器C础A件B第[1C8] 章可编程逻
第八章 可编程逻辑器件
8.1 可编程逻辑器件PLD概述
8.2 可编程只读存储PROM和 可编程逻辑阵列PLA
8.3 可编程逻辑器件PAL和 通用逻辑阵列GAL
数字电子技术基础第8章可编程逻 辑器件[1]
传统的逻辑系统，当规模增大时 （SSI MSI)
焊点多，可靠性下降 系统规模增加成本升高 功耗增加 占用空间扩大
80年代中后期的PLD
80年代后期问世的FPGA(现场可编程门阵列)器件，FPGA属于较高密
度的PLD器件。
FPGA的基本结构有两类：一类是在PAL基础上加以改进和扩展形成
的；另一类是逻辑单元型数，字逻电辑子技单术元基础之第间8章是可编互程联逻阵列。这些资源可由用户
编程。
辑器件[1]
90年代的SoPC System-on-a-Programmable-Chip，即可编程片上系统。 用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。可编程片
小规模集成电路的几倍到十几倍。
2.增强逻辑设计的灵活性：使用PLD器件设计的系统， 可以不受标准系列器件在逻辑功能上的限制。
3.缩短设计周期：由于有可编程特性，用PLD设计一个 系统所需时间比传统方式大为缩短。
数字电子技术基础第8章可编程逻 辑器件[1]
4.提高系统处理速度：用PLD与或两级结构实现任何逻辑 功能，比用中小规模器件所需的逻辑级数少。这不仅简化了系 统设计，而且减少了级间延迟，提高了系统的处理速度。
数字电子技术基础第8章可编程逻 辑器件[1]
系统放在一个芯片内
专用集成电路（简称ASIC）
Application Specific Integrated Circuit
ASIC
半定制
全定制（Full Custom Design IC)
半定制（Semi-Custom Design IC） MAX7128
8.2 可编程只读存储PROM和 可编程逻辑阵列PLA
8.3 可编程逻辑器件PAL和 通用逻辑阵列GAL
数字电子技术基础第8章可编程逻 辑器件[1]
PLD是70年代发展起来的新型逻辑器件，是一种通用大规模 集成电路，用于LSI和VLSI设计中，采用软件和硬件相结合的方 法设计所需功能的数字系统。相继出现了ROM、PROM、PLA、 PAL、GAL、EPLD和FPGA等，它们组成基本相似。
辑器件[1]
PLD的逻辑符号表示方法
12..输与入门缓和冲或器门表的示表方示法方P法LD具画A有法较与大传的统与的或画阵法列有，所逻A不辑同图的 A
F1
F2
固定连编接程连接 F1=A•B•C
F2=B+C+D
ABCD
ABCD
数字电子技术基础第8章可编程逻 辑器件[1]
下图给出最简单的PROM电路图，右图是左图的简化形式。 固定（连与接）点编（程或连）接点
例：试用适当容量的PROM实现两个两位二进制数比较 的比较器。
（1）两个两位二进制数分别为A1A0和B1B0，当A1A0大于 B1B0时，F1＝1，A1A0等于B1B0时，F2＝1，A1A0小于B1B0时， F3＝1，下表给出了两位二进制和比较结果的输入输出 对照表，
数字电子技术基础第8章可编程逻 辑器件[1]
实现的函数为：
F1 =AB+AB F2 =AB+AB F3 = AB
数字电子技术基础第8章可编程逻 辑器件[1]
第八章 可编程逻辑器件
8.1 可编程逻辑器件PLD概述
8.2 可编程只读存储PROM和 可编程逻辑阵列PLA
8.3 可编程逻辑器件PAL和 通用逻辑阵列GAL
数字电子技术基础第8章可编程逻 辑器件[1]
用户片是完全按用户要求设计的VLSI器件。它对用户来讲是优化的， 但是设计周期长，设计费用高，通用性低，销售量少。用户片一般称为专 用集成电路(ASIC)，但是它也向通用方向发展。
阎石《数字电子技术基础》(第5版)(章节题库 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件一、选择题1．（多选）关于PROM和PAL的结构，以下叙述正确的是（）。
A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程【答案】AD【解析】PROM由存储矩阵、地址译码器和输出电路组成。
其中与阵列是固定的，不可编程，初始时所有存储单元中都存入了1，可通过将所需内容自行写入PROM而得到要求的ROM，PROM的内容一经写入以后（改变的是或阵列），不能修改。
PAL器件由可编程的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。
二、填空题1．与PAL相比，GAL器件有可编程的输出结构，它是通过对______行编程设定其______的工作模式来实现的，而且由于采用了______的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
【答案】机构控制字；输出逻辑宏单元；E2CMOS2．PAL是______可编程，EPROM是______可编程。
【答案】与阵列；或阵列3．GAL 是______可编程，GAL 中的OLMC 称______【答案】与阵列；输出逻辑宏单元4．在图8-1所示的可编程阵列逻辑（PAL ）电路中，Y 1＝______，Y 3＝______。
图8-1【答案】；123234134124I I I I I I I I I I I I +++12I I ⊕【解析】×表示连通，在一条线上的×表示与，然后通过或门连接在一起。
三、简答题1．如图8-2所示为PAL16L8的一部分电路，试分析该电路，写出电路在X 控制下的函数F 对应于输入A 、B 、C 的逻辑表达式。
图8-2答：当X＝0时，F所在三态门选通；X＝1时，三态门关闭。
故该电路的逻辑关系式为：。
2．下面图8-3所示的3个卡诺图代表3个4变量逻辑的逻辑函数。
（1）用PROM实现，画出码点矩阵图；（2）用PLA实现，画出码点矩阵图。
数字电子技术基础-第8章 存储器与可编程逻辑器件-PPT精品文档
半导体存储器按读写功能分类时的详细情况如
下图所示：
固定ROM（又称掩膜ROM） ROM 可编程ROM（PROM） 可编程ROM 可擦除PROM（EPROM） 电子可擦除EPROM（E2PROM） 快闪存储器 静态RAM（SRAM） 动态RAM（DRAM）
第8章 半导体存储器和可编程逻辑器件
半导 体存 储器
元地址码开始，到取出或存入数据为止所需的
时间，其上限值称为最大存取时间。 存取时间的大小反映了存储速度的快慢。存取 时间越短，则存取速度越快。
第8章 半导体存储器和可编程逻辑器件
15
8.2.2 随机存取存储器
随机存取存储器RAM，又称为读写存储器。
在工作过程中，既可从RAM的任意单元读出信
当读/写控制信号为高电平时，执行读操作；
当读/写控制信号为低电平时，执行写操作。
第8章 半导体存储器和可编程逻辑器件
21
下图所示为2114RAM的结构框图。
第8章 半导体存储器和可编程逻辑器件
22
2114RAM的工作模式
第8章 半导体存储器和可编程逻辑器件
23
2.静态存储单元
RAM的存储单元分为静态存储单元和动态存储 单元两种。 静态存储单元是在静态触发器的基础上附加控 制电路而构成的。 由于使用的器件不同，静态存储单元又分为 MOS型和双极型两类。
第8章 半导体存储器和可编程逻辑器件
7
存储器分类
按读写功能分为：只读存储器（Read-Only
Memory，ROM）和随机存储器（Random
Access Memory，RAM）。 按在计算机系统中的作用分为：主存储器（内 存）、辅助存储器（外存）和高速缓冲存储器。
数字电子技术章 (8)
第 8 章 可编程逻辑器件
8.1 概
可编程逻辑器件（PLD）是一种标准化、 通用的数字电 路器件， 集门电路、 触发器、 多路选择开关、 三态门等 器件和电路连线于一身。 PLD使用起来灵活方便，可以根据 逻辑设计要求来设定输入与输出之间的关系， 也就是说， PLD是一种由用户配置某种逻辑功能的器件。
第 8 章 可编程逻辑器件 图 8.12 寄存器输出结构
第 8 章 可编程逻辑器件
4. 图8.13是异或输出结构的逻辑图。 这种结构是把与项之 和分成了两部分， 经异或运算后， 在CP的上升沿将异或结 果存入D触发器， 通过OE控制的三态门G6输出。 这样处理后， 它除了具有寄存器输出结构的特征外， 还能实现时序逻辑电 路的保持功能。
第 8 章 可编程逻辑器件
2. 异步I/O 图8.11是异步I/O输出结构的逻辑图。 该图的或门实现7 个与项的逻辑加， 并输出到三态门G3。 它受到与门G2输出 （第一个与项）的控制。 如果编程时使此与项常为0， 即该 与门的所有输入端都接通， 则三态门处于高阻态， 此时， I/O端可作为输入端， G4为输入缓冲器。
第 8 章 可编程逻辑器件
(4) 对GAL写入内容。 键入“2”， 将filename.JED文 件调入缓冲区。 此时， 可以通过观察缓冲区的内容来查看 待编程的GAL16V8的2048（32行×64列， 见图8.17）个可编 程单元的编程情况。 键入“P”， 开始按照缓冲区的内容对 GAL进行编程。
4. （1） GAL16V8的开发是通过编程器和相应的开发软件来 完成的。 （2） 本实训的软件是ABEL编译软件， 其作用是将在 DOS状态下编辑的ABEL源程序翻译为.JED文件， 该文件是编 程器对GAL进行硬件编程所需的数据。 这是实训步骤2）所进 行的工作。
数字电子技术第8章可编程逻辑器件
前面介绍的FPLA的电路结构不含触发器，因此这 种FPLA只能用于设计组合逻辑电路，故称为组合型 FPLA。
为便于设计时序逻辑电路，在有些FPLA芯片内部 增加了若干触发器组成的寄存器。这种内部含有寄 存器的FPLA称为时序逻辑型FPLA，也称做可编程 逻辑时序器PLS（Programmable Logic Sequeneer）。
Q0n+1=Q3 Q2 Q1+Q3 Q2 Q1+Q3 Q2 Q1+ Q3 Q2 Q1
从上式即可写出每个触发器的驱动方程，即D端 的逻辑函数式。同时，考虑到要求具有置零功能， 故应在驱动方程中加入一项R。当置零输入信号 R=1时，在时钟信号到达后所有触发器置1，反相后 的输出得到Y3 Y2 Y1 Y0=0000。于是得到驱动方程为
图8.3.9 产生16种算术、逻辑运算的编程情况
(8-22)
十进 8.3.3PAL的应用举例
制数
二 进制 数
Y0 Y1 Y2
例8.3.1 用PAL器件设计一个数值判别电路.要求判断4位 D C B A 二进制数DCBA的大小属于0~5、6~10、11~15三个区间的 0 0 0 0 0 1 0 0 哪一个之内。 1 0 0 0 1 1 0 0
FPLA由可编程的与逻辑阵列和可编程的或逻 辑阵列以及输出缓冲器组成，如图所示。
(8-8)
PLA结构 逻辑功能可 变化的硬件 结构。
可编程
将FPLA和ROM 比较可发现，它们 的电路结构极为相 似，都是由一个与 逻辑阵列、一个或 逻辑阵列和输出缓 冲器组成。两者所 不同的是，FPLA的 与阵列可编程，而 ROM的与阵列（译 码器）是固定的。
第八章 可编程逻辑器件（PLD）
阎石《数字电子技术基础》(第5版)(课后习题 可编程逻辑器件)【圣才出品】
第8章 可编程逻辑器件8.1试分析图8-1的与-或逻辑阵列，写出Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式。
图8-1解：Y 1、Y 2、Y 3与A 、B 、C 、D 之间的逻辑函数式分别为：Y 1＝A'＋B ＋C ＋D'Y 2＝AB ＋A'B'＋CD'＋C'DY 3＝ABCD ＋A'B'C'D'8.2试分析图8-2的与-或逻辑阵列，写出Y 1、Y 2与A 、B 、C 、D 之间的逻辑关系式。
图8-2解：Y1、Y2与A、B、C、D之间的逻辑关系式分别为：Y1＝（AB'＋A'B＋CD）'当AB＝1时，Y2＝（CD'＋C'D）'，否则Y2呈现高阻态。
8.3 试分析图8-3中由PAL16L8构成的逻辑电路，写出Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式。
图8-3解：Y1、Y2、Y3与A、B、C、D、E之间的逻辑关系式分别为：Y1＝（A'B'＋A'C'＋A'D'＋A'E'＋B'C'＋B'D'＋B'E'＋C'D'＋C'E'＋D'E'）'Y2＝ABCD＋ACDE＋ABCE＋ABDE＋BCDEY 3＝ABCDE8.4 用PAL16L8产生如下一组组合逻辑函数。
画出与-或逻辑阵列编程后的电路图。
PAL16L8的电路图见图8-3。
解：先将组合逻辑函数化为与-或-非形式。
得到用PAL16L8的实现如图8-4所示。
图8-48.5 试分析图8-5给出的用PAL16R4构成的时序逻辑电路，写出电路的驱动方程、状态方程、输出方程，画出电路的状态转换图。
工作时，11脚接低电平。
图8-5解：若11脚接低电平，电路正常工作。
完整版数字电子技术基础全套课件 8
?
B2 B1 B0?
?? Y0 ? B2 B0
P
L
A 与 或 阵 列 图
l可编程“断开”单元：
编程实现断开状态。这
种单元又称为被编程擦
除单元。
可
固
编
定
程
不
连
连
接:
接:
连 接:
3.PLD的画法
P=ABD
P=0
Y=P1+P3+P4
互补输出的缓冲器
三态输出的缓冲器
4. PLD分类
可编程只读存储器
分类 PROM
PLA
PAL GAL
可编程逻 辑阵列
与阵列 固定
可编程 可编程 可编程
第八章
--可编程逻辑器件
教学要求
了解PLD产品的种类； 了解PLD器件的基本结构、分类、优 点及适用场合。
可编程逻辑器件（ PLD）
(Programmable Logic Device)
1. PLD的基本结构
输 入…
输 输入项 与
入
门
电
阵
与项
或 门
阵
或项
输
出 电…ຫໍສະໝຸດ 输 出路列
列
路
2.连接方式
l可编程“接通”单元： 它 依 靠 用 户编 程 来实 现“接通”连接。
可编程阵 列逻辑
或阵列 可编程 可编程 固定 固定
输出电路 固定 固定 固定 可组态
通用阵列逻辑
用PLA实现逻辑函数：
用ROM实现逻辑函数是基于该逻辑函数的 最 小项表达式 F=∑mi，而用PLA实现逻辑函数是基于 该逻辑函数的最简与或表达式 F= ∑Pi，所以用PLA 来实现逻辑函数比用 ROM实现逻辑函数更简单、 灵活。
数字电子技术第8章存储器与可编程逻辑器件习题及答案
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
《数字电子技术基础》第五版教学课件清华大学阎石王红.pdf
一、基本结构
1. IOB 2. CLB 3. 互连资源 4. SRAM
1. IOB
《数字电子技术基础》第五版
可以设置为输入/输出； 输入时可设置为：同步（经触发器）
异步（不经触发器）
2. CLB
《数字电子技术基础》第五版
本身包含了组合电路和触发器，可构成小的时序电路 将许多CLB组合起来，可形成大系统
8.4.3 GAL的输入和输出特性
GAL是一种较为理想的高输入阻抗器件
GAL输出缓冲级
《数字电子技术基础》第五版
《数字电子技术基础》第五版
8.5 可擦除的可编程逻辑阵列EPLD
一、结构特点 相当于 “不-或”阵列（PAL） + OLMC
二、采用EPROM工艺 集成度提高
《数字电子技术基础》第五版
《数字电子技术基础》第五版
isp器件的编程接口（Lattice）
开发 环境
• 使用ispPLD的优点：
• *丌再需要与用编程器 • *为硬件的软件化提供可能 • *为实现硬件的远程构建提供可能
3. “装载”结束后，进入编程设定的 工作状态
！！每次停电后，SRAM中数据消失 下次工作仍需重新装载
《数字电子技术基础》第五版
8.8 在系统可编程通用数字开关（ispGDS）
ispGDS22的 结构框图
《数字电子技术基础》第五版
8.9 PLD的编程
以上各种PLD均需离线进行编程操作，使用开发系统
3. 互连资源
《数字电子技术基础》第五版
《数字电子技术基础》第五版
4. SRAM 分布式 每一位触发器控制一个编程点
二、编程数据的装载
《数字电子技术基础》第五版
数字电子技术08可编程逻辑器件
m10 m11 m12 m13 m14 m15
“与”阵列
G0 G1 G2 G3
第八章 可编程逻辑器件
8.2.2 可编程逻辑阵列PLA PLA是一种“与”阵列和“或”阵列均可编程的逻辑器件， 即可编程逻辑阵列PLA(ProgrammableLogic Array)。 PLA可分为组合PLA和时序PLA两种类型。
第八章 可编程逻辑器件
存储体的结构示意图如下：
W0
W1
W2n-1
0, 0 1, 0 0, 1 1, 1
存储元
2n-1, 0
D0
2n-1, 1
D1
0, m-1 1, m-1
2n-1, m-1
Dm-1
第八章 可编程逻辑器件
从逻辑器件的角度理解，PROM是由一个固定连接的与门阵 列和一个可编程连接的或门阵列所构成的组合逻辑电路。例如， 一个8×3(8与门×3或门)PROM的逻辑结构图如下。
1
B C
（见图中真值表）。
ABC 001 110
BA, CA
三、 连接方式
PLD阵列交叉点上的三种连接方式如图(a)所示。实点“·”表
示硬线连接,即固定连接；“×”表示可编程连接；没有“×”和“·”
的表示两线不连接。如图(b)中的输出F=A·C。
固定连接 可编程连接
ABC &F
不连接
(b) (a)
第八章 可编程逻辑器件
与上述相反，图中输出F表 示无任何输出项与其相连，因此， 该“与”项总是处于“浮动” 的逻辑“1”。
第八章 可编程逻辑器件
8. 2 低密度可编程逻辑器件
根据PLD中阵列和输出结构的不同，目前常用的PLD有 4
● 可编程只读存储器PROM ● 可编程逻辑阵列PLA ● 可编程阵列逻辑PAL ● 通用阵列逻辑GAL
数字电子技术基础 (韩焱 著) 电子工业出版社 课后答案 第8章、第9章
数据。 ⑤ 在编程上，FPGA 比 CPLD 具有更大的灵活性。CPLD 通过修改具有固定内连电路的逻 辑功能来编程；FPGA 主要通过改变内部连线的布线来编程。FPGA 在逻辑门下编程；而 CPLD 在逻辑块下编程。 ⑥ 一般情况下，CPLD 的功耗要比 FPGA 的大，且集成度越高越明显。
习题
第8章
自测题
8.1 解：可编程逻辑器件主要有：PROM、PLA、PAL、GAL、CPLD、FPGA。 可编程逻辑器件是可由用户编程、配置的一类逻辑器件的泛称。可编程逻辑器件实际上是一 种将不具有特定逻辑功能的基本逻辑单元集成的通用大规模集成电路，用户可以根据需要对 其编程，进而实现所需的逻辑功能。
8.2 解：PAL 相对于 PROM 而言，使用更灵活，且易于完成多种逻辑功能，同时又比 PLA 工艺简单，易于实现。它采用双极型工艺制作，熔丝编程方式，工作速度较高。它由可编程 的与逻辑阵列、固定的或逻辑阵列和输出电路三部分组成。通过对与逻辑阵列编程，可以获
9.8 解： d 2d1d0 = 111。
网
案 9.9 解：(1)0110111010 (2)0.024ms。
9.10 解 ： uI 和 U REF 极 性 相 同 ， 即 uI 和 - U REF 极 性 相 反 ， 且 满 足 uI < UREF 。 如 果
后答 uI > UREF ，不能完成模数转换，因为反向积分过程中计数器将产生溢出，产生错误结果。
GAL 是在 PAL 的基础上发展起来的，它继承了 PAL 的与-或阵列结构，不同的是它采用了
网 电擦除可编程的 E2CMOS 工艺制作，有电擦写反复编程的特性。GAL 器件具有灵活的输出
结构，它的输出端设置了可编程的输出辑宏单元(OLMC, Output Logic Macro Cell)，通过