微电子工艺2022试卷--张建国-答案

合集下载

微电子工艺习题答案(整理供参考)

微电子工艺习题答案(整理供参考)

第一章1.集成电路:通过一系列特定的加工工艺,将晶体管、二极管等有源器件和电阻、电容等无源器件,按照一定的电路互连,“集成”在一块半导体单晶片(如Si、GaAs)上,封装在一个外壳内,执行特定电路或系统功能。

集成电路发展的五个时代及晶体管数目:小规模集成电路(小于100个)、中规模集成电路(100~999)、大规模集成电路(1000~99999)、超大规模集成电路(超过10万)、甚大规模集成电路(1000万左右)。

2、硅片制备(Wafer preparation)、硅片制造(Wafer fabrication)硅片测试/拣选(Wafer test/sort)、装配与封装(Assembly and packaging)、终测(Final test)。

3、半导体发展方向:提高性能、提高可靠性、降低价格。

摩尔定律:硅集成电路按照4年为一代,每代的芯片集成度要翻两番、工艺线宽约缩小30%,IC工作速度提高1.5倍等发展规律发展。

4、特征尺寸也叫关键尺寸,集成电路中半导体器件能够加工的最小尺寸。

5、more moore定律:芯片特征尺寸的不断缩小。

从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小,more than moore定律:指的是用各种方法给最终用户提供附加价值,不一定要缩小特征尺寸,如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。

6、High-K:高介电系数;low-K:低介电系数;Fabless:无晶圆厂;Fablite:轻晶片厂;IDM:Integrated Device Manufactory集成器件制造商;Foundry:专业代工厂;Chipless:无晶片1、原因:更大直径硅片,更多的芯片,单个芯片成本减少;更大直径硅片,硅片边缘芯片减小,成品率提高;提高设备的重复利用率。

硅片尺寸变化:2寸(50mm)-4寸(100mm)-5寸(125mm)-6寸(150mm)-8寸(200mm)-12寸(300mm)-18寸(450mm).2、物理尺寸、平整度、微粗糙度、氧含量、晶体缺陷、颗粒、体电阻率。

微电子工艺_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年

微电子工艺_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年

微电子工艺_哈尔滨工业大学中国大学mooc课后章节答案期末考试题库2023年1.CZ法拉不出高阻单晶硅锭的主要原因是:答案:坩埚材料分解出的氧会进入硅锭;2.实际VPE工艺温度多在质量传递控制区,此时外延速率:答案:对温度不太敏感;3.关于硅的热氧化,下面哪种说法正确:答案:氧化反应是在Si/SiO2界面发生的;4.在D-G模型中假定稳定生长氧化层时,氧化剂的气相输运、固相扩散和化学反应三个流密度应:答案:相等;5.基于LSS理论,离子注入受到靶原子核与电子的阻止:答案:核阻止和电子阻止是独立的;6.多晶硅薄膜通常采取哪种方法制备:答案:LPCVD7.PVD与CVD比较,下列那种说法正确:答案:PVD薄膜与衬底的粘附性较差;8.外延用衬底硅片一般偏离准确晶向一个小角度,如(111)-Si偏离3º,下列那种说法正确?答案:这是为了得到原子层量级的台阶;这是为外延生长提供更多的结点位置;9.硅恒定源扩散,在扩散温度硅的固溶度为N s,在进行了40min扩散后,测得结深是1.5μm,若要获得2.0μm的结深,在原工艺基础上应再扩散多少分钟?硅表面杂质浓度是多少?答案:应再扩散31 min杂质表面浓度=N s表面杂质浓度等于该工艺温度时硅的固溶度;10.P在两歩扩散工艺中,第二步再分布的同时又进行了热氧化(kp=10),这会给再分布扩散带来哪些影响:答案:P扩散速度加快;在SiO2/Si界面Si一侧的P堆积(是指高于SiO2一侧);扩入Si的P总量下降;11.扩散系数是表征扩散快慢的参数,它相当于单位浓度梯度时的扩散通量,所以它:答案:单位为m∧2/s有单位;12.看图判断,下列哪种描述正确:答案:图(b)是注入的高能离子。

图(a)是注入的低能离子;13.下列哪个工艺方法应用了等离子体技术:答案:溅射RIEHDPCVD14.蒸镀工艺要求蒸镀室为高真空度的原因:答案:为了避免蒸发分子(或原子)被氧化;为了提高蒸发分子(或原子)的平均自由程;为了降低镀膜中的杂质;15.可以采取哪种方法来提高光刻分辨率?答案:减小分辨率系数;增大光学系统数值孔径;缩短光源波长;16.CZ法、MCZ法拉单晶时必须有籽晶;而FZ法拉单晶时不需要籽晶。

微电子工艺技术 复习要点答案完整版

微电子工艺技术 复习要点答案完整版

微电子工艺技术-复习要点答案)完整版(第四章晶圆制造法。

比法和FZ1.CZ法提单晶的工艺流程。

说明CZ FZ三种生长方法的优缺点。

较单晶硅锭CZ、MCZ和答:法:使用射频或电阻加热线圈,置于慢速转动的石CZ3、收颈4、放肩5、等径生长6、收晶。

1、溶硅2、引晶。

将一个慢速转动的夹具的单晶硅籽晶棒)英坩埚内的高纯度电子级硅在1415度融化(需要注意的是熔硅的时间不宜过长逐渐降低到熔融的硅中,籽晶表面得就浸在熔融的硅中并开始融化,籽晶的温度略低于硅的熔点。

当系统稳定后,将籽晶缓慢拉出,同时熔融的硅也被拉出。

使其沿着籽晶晶体的方向凝固。

籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。

的多晶硅棒垂直放在高温炉反应室。

加热将多晶硅棒的低端熔化,然后50-100cm FZ法:即悬浮区融法。

将一条长度把籽晶溶入已经熔化的区域。

熔体将通过熔融硅的表面张力悬浮在籽晶和多晶硅棒之间,然后加热线圈缓慢升高温度将熔融硅的上方部分多晶硅棒开始熔化。

此时靠近籽晶晶体一端的熔融的硅开始凝固,形成与籽晶相同的晶体结构。

当加热线圈扫描整个多晶硅棒后,便将整个多晶硅棒转变成单晶硅棒。

法优点:①所生长的单晶的直径较大,成本相对较低;②通过热场调整及晶转,坩埚等工艺参数的优化,可以较好CZ的控制电阻率径向均匀性。

缺点:石英坩埚内壁被熔融的硅侵蚀及石墨保温加热元件的影响,易引入氧、碳杂质,不易生长高电阻率单晶。

③高纯度、高电阻率、低法高。

②无需坩埚、石墨托,污染少 CZFZ法优点:①可重复生长,提纯单晶,单晶纯度较法,熔体与晶体界面复杂,很④悬浮区熔法主要用于制造分离式功率元器件所需要的晶圆。

缺点:直径不如CZ氧、低碳难得到无位错晶体,需要高纯度多晶硅棒作为原料,成本高。

优点:较少温度波动,减轻溶硅与坩埚作用,降低了缺陷密度,氧含量,提高了电阻分布的均匀MC:改进直拉法性2.晶圆的制造步骤【填空】答:1、整形处理:去掉两端,检查电阻确定单晶硅达到合适的掺杂均匀度。

微电子技术基础知识单选题100道及答案解析

微电子技术基础知识单选题100道及答案解析

微电子技术基础知识单选题100道及答案解析1. 微电子技术的核心是()A. 集成电路B. 晶体管C. 电子管D. 激光技术答案:A解析:集成电路是微电子技术的核心。

2. 以下哪种材料常用于微电子器件的制造()A. 钢铁B. 塑料C. 硅D. 木材答案:C解析:硅是微电子器件制造中常用的半导体材料。

3. 微电子技术中,芯片制造工艺的精度通常用()来衡量。

A. 纳米B. 微米C. 毫米D. 厘米答案:A解析:芯片制造工艺精度通常用纳米来衡量。

4. 集成电路中,基本的逻辑门包括()A. 与门、或门、非门B. 加法门、减法门C. 乘法门、除法门D. 以上都不对答案:A解析:与门、或门、非门是集成电路中的基本逻辑门。

5. 微电子技术的发展使得计算机的体积越来越()A. 大B. 小C. 不变D. 随机答案:B解析:微电子技术进步使计算机体积逐渐变小。

6. 以下哪个不是微电子技术的应用领域()A. 航空航天B. 农业种植C. 通信D. 医疗答案:B解析:农业种植通常较少直接应用微电子技术。

7. 在微电子制造中,光刻技术的作用是()A. 刻蚀电路B. 沉积材料C. 图案转移D. 检测缺陷答案:C解析:光刻技术主要用于图案转移。

8. 微电子封装技术的主要目的是()A. 保护芯片B. 提高性能C. 便于连接D. 以上都是答案:D解析:微电子封装技术能保护芯片、提高性能并便于连接。

9. 摩尔定律指出,集成电路上可容纳的晶体管数目约每隔()翻一番。

A. 18 个月B. 2 年C. 5 年D. 10 年答案:A解析:摩尔定律表明约每隔18 个月集成电路上晶体管数目翻番。

10. 微电子技术中的掺杂工艺是为了改变半导体的()A. 电阻B. 电容C. 电导D. 电感答案:C解析:掺杂改变半导体的电导特性。

11. 以下哪种设备常用于微电子制造中的检测()A. 显微镜B. 示波器C. 扫描仪D. 电子显微镜答案:D解析:电子显微镜常用于微电子制造中的检测。

微电子工艺技术 复习要点答案(完整版)

微电子工艺技术 复习要点答案(完整版)

第四章晶圆制造1.CZ法提单晶的工艺流程。

说明CZ法和FZ法。

比较单晶硅锭CZ、MCZ和FZ三种生长方法的优缺点。

答:1、溶硅2、引晶3、收颈4、放肩5、等径生长6、收晶。

CZ法:使用射频或电阻加热线圈,置于慢速转动的石英坩埚内的高纯度电子级硅在1415度融化(需要注意的是熔硅的时间不宜过长)。

将一个慢速转动的夹具的单晶硅籽晶棒逐渐降低到熔融的硅中,籽晶表面得就浸在熔融的硅中并开始融化,籽晶的温度略低于硅的熔点。

当系统稳定后,将籽晶缓慢拉出,同时熔融的硅也被拉出。

使其沿着籽晶晶体的方向凝固。

籽晶晶体的旋转和熔化可以改善整个硅锭掺杂物的均匀性。

FZ法:即悬浮区融法。

将一条长度50-100cm 的多晶硅棒垂直放在高温炉反应室。

加热将多晶硅棒的低端熔化,然后把籽晶溶入已经熔化的区域。

熔体将通过熔融硅的表面张力悬浮在籽晶和多晶硅棒之间,然后加热线圈缓慢升高温度将熔融硅的上方部分多晶硅棒开始熔化。

此时靠近籽晶晶体一端的熔融的硅开始凝固,形成与籽晶相同的晶体结构。

当加热线圈扫描整个多晶硅棒后,便将整个多晶硅棒转变成单晶硅棒。

CZ法优点:①所生长的单晶的直径较大,成本相对较低;②通过热场调整及晶转,坩埚等工艺参数的优化,可以较好的控制电阻率径向均匀性。

缺点:石英坩埚内壁被熔融的硅侵蚀及石墨保温加热元件的影响,易引入氧、碳杂质,不易生长高电阻率单晶。

FZ法优点:①可重复生长,提纯单晶,单晶纯度较CZ法高。

②无需坩埚、石墨托,污染少③高纯度、高电阻率、低氧、低碳④悬浮区熔法主要用于制造分离式功率元器件所需要的晶圆。

缺点:直径不如CZ法,熔体与晶体界面复杂,很难得到无位错晶体,需要高纯度多晶硅棒作为原料,成本高。

MCZ:改进直拉法优点:较少温度波动,减轻溶硅与坩埚作用,降低了缺陷密度,氧含量,提高了电阻分布的均匀性2.晶圆的制造步骤【填空】答:1、整形处理:去掉两端,检查电阻确定单晶硅达到合适的掺杂均匀度。

2、切片3、磨片和倒角4、刻蚀5、化学机械抛光3. 列出单晶硅最常使用的两种晶向。

微电子工艺作业参考答案(第1(第10次))-

微电子工艺作业参考答案(第1(第10次))-

微电子工艺作业参考答案(第1(第10次))-微电子工艺操作参考答案第一次操作(全体参与)1,微电子在人类社会中的作用简述a:自20世纪40年代晶体管诞生以来,微电子技术发展极为迅速,现已进入大规模集成电路和系统集成时代,成为整个信息时代的标志和基础。

毫不夸张地说,如果没有微电子技术,今天就不会有信息社会。

纵观人类社会发展的文明史,生产方式的所有重大变化都是由新的科学发明引起的。

科学技术作为第一生产力,推动着社会的发展。

1774年,英国格拉斯哥大学的修理工瓦特发明了蒸汽机,这引发了第一次工业革命,产生了现代纺织和机械制造业,把人类带入了一个机器被用来扩展和发展人类体力劳动的时代。

1866年,德国科学家西门子发明了发电机,引发了以电气化工业为代表的第二次技术革命。

目前,我们正在经历一场新的技术革命。

虽然第三次技术革命包括新材料、新能源、生物工程、海洋工程、航天工程和电子信息技术等。

,以微电子学为核心的电子信息技术仍然是影响最大、渗透力最强和最具代表性的新技术革命。

信息是客观事物状态和运动特征的共同表现,是仅次于物质和能量的第三大资源,是人类物质文明和精神文明赖以发展的三大支柱之一。

当前,世界正处于一场跨越时空的新信息技术革命之中。

它将对社会经济、政治和文化产生比人类历史上任何其他技术革命更大的影响。

它将改变我们人类生产、生活、工作和治理国家的方式。

实现社会信息化的关键是各种计算机和通信设备,但其基础是半导体和微电子技术。

1946年,世界上第一台电子计算机ENIAC诞生于宾夕法尼亚大学摩尔学院,运行速度仅为每秒5000次,存储容量仅为1000位,平均稳定运行时间仅为7分钟。

当时,专家认为世界上只有四个ENIAC单元就足够了。

然而,仅仅半个多世纪后,现在世界上有数亿台计算机。

微电子学是这一巨大变化的技术基础。

现在,电子信息产业已经成为世界上最大的产业毫无疑问,21世纪将是信息化的世纪。

微电子产业在国民经济中的战略地位首先体现在现代食物链的关系上。

2022年专升本CMOS模拟集成电路分析与设计试卷答案

2022年专升本CMOS模拟集成电路分析与设计试卷答案

专升本《CMOS模拟集成电路分析与设计》一、(共75题,共150分)1. Gordon Moore在1965年预言:每个芯片上晶体管旳数目将每()个月翻一番(2分)A.12B.18C.20D.24.原则答案:B2. MOS 管旳小信号输出电阻是由MOS管旳()效应产生旳。

(2分)A.体B.衬偏C.沟长调制D.亚阈值导通.原则答案:C3. 在CMOS模拟集成电路设计中,我们一般让MOS管工作在()区。

(2分)A.亚阈值区B.深三极管区C.三极管区D.饱和区.原则答案:D4. MOS管一旦浮现()现象,此时旳MOS管将进入饱和区。

(2分)A.夹断B.反型C.导电D.耗尽.原则答案:A5. ()表征了MOS器件旳敏捷度。

(2分)A.B.C.D..原则答案:C6. Cascode放大器中两个相似旳NMOS管具有不相似旳()。

(2分)A.B.C.D..原则答案:B7. 基本差分对电路中对共模增益影响最明显旳因素是()。

(2分)A.尾电流源旳小信号输出阻抗为有限值B.负载不匹配C.输入MOS不匹配D.电路制造中旳误差.原则答案:C8. 下列电路不能能使用半边电路法计算差模增益()。

(2分)A.二极管负载差分放大器B.电流源负载差分放大器C.有源电流镜差分放大器D.Cascode负载Casocde差分放大器.原则答案:C9. 镜像电流源一般规定相似旳()。

(2分)A.制造工艺B.器件宽长比C.器件宽度WD.器件长度L.原则答案:D10. 某一恒流源电流镜如图所示。

忽视M3旳体效应。

要使和严格相等,应取为()。

(2分)A.B.C.D..原则答案:A11. 选择题:下列构造中密勒效应最大旳是()。

(2分)A.共源级放大器B.源级跟随器C.共栅级放大器D.共源共栅级放大器.原则答案:A12. 下图中,其中电压放大器旳增益为-A,假定该放大器为抱负放大器。

请计算该电路旳等效输入电阻为()。

(2分)A.B.C.D..原则答案:A13. 对电路进行直流工作点分析旳Hspice命令是()。

微电子工艺考试(开卷)试题及答案

微电子工艺考试(开卷)试题及答案

《微电子工艺》考试(开卷)1、简述三维集成技术的优、缺点,及其应用领域?(15 ')1)优:互联线更短、低功耗、速度高、所占平面面积小、引脚少2)缺:制造工艺复杂、成本高、不易散热3)应用:成像传感器、存储器、处理器2、简述BOSCI刻蚀工艺原理?(15 ')BOSCH刻蚀为时分复用刻蚀。

1)各自同性刻蚀, SF6 等离子体现各项同性刻蚀,刻蚀循环7-16s;2)保护:C4F8生成类似Teflen的氟碳化合物高分子膜(-CF2-) n保护循环5-15s;3)刻蚀温度:液氮冷却 40 C;4)电感耦合等离子: ICP 产生等离子体,平板电极加速离子;5)气体切换系统;6)刻蚀掩膜;7)侧壁;8)刻蚀速率。

3、简述光刻的主要工艺步骤,并配图说明?(15' )1)涂光刻胶2)对准与曝光3)显影4)刻蚀5)去除光刻胶4、简述常压CVD工艺在Si表面淀积SiO2膜时,与热氧化工艺的不同之处是?(15 ' )1)CVD法SiO2膜中的硅来自外加的反应气体,而热氧化法SiO2膜中的硅来自硅衬底本身,氧化过程中需消耗掉一部分衬底中的硅;2)CVD法德反应发生在 SiO2膜表面,膜厚与时间始终成线性关系。

而在热氧化法中,一旦SiO2膜形成后,反应剂必须穿过 SiO2膜,反应发生在 SiO2/Si界面上;3)CVD 法温度较低,但膜质量较差,通常需经增密处理,而热氧化法湿度高,SiO 结构致密,掩膜性能良好。

5、参考PMO晶体管的制造工艺流程,绘制NMOS!体管的制造工艺流程,并给予简要说明。

(30 ' )NMOS晶休管的工艺流程概介■:- StepO: _块卩型琏NMOS晶体管的工艺槪概介-"Stepl: (layering)生长一层厚二氧化硅(5000A),作为掺杂阻拦层,也叫场氧.NMOS晶体管的工艺勰概介△2& (patterning)涂•發.NMOS晶休管的工艺般概介。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

微电子工艺2022试卷--张建国-答案学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……电子科技大学2022-2022学年第二学期期末考试B卷课程名称:微电子工艺考试形式:开卷考试日期:20年月日考试时长:120分钟课程成绩构成:平时10%,期中%,实验%,期末90%本试卷试题由三部分构成,共4页。

题号得分得分一、简答题(共72分,共12题,每题6分)1、名词解释:集成电路、芯片的关键尺寸以及摩尔定律集成电路:多个电子元件,如电阻、电容、二极管和三极管等集成在基片上形成的具有确定芯片功能的电路。

关键尺寸:硅片上的最小特征尺寸摩尔定律:每隔12个月到18个月,芯片上集成的晶体管数目增加一倍,性能增加一倍2、MOS器件中使用什么晶面方向的硅片,双极型器件呢?请分别给出原因。

MOS:<100>Si/SiO2界面态密度低;双极:<111>生长快,成本低3、倒掺杂工艺中,为形成p阱和n阱一般分别注入什么离子?为什么一般形成P阱所需的离子注入能量远小于形成n阱所需的离子注入能量?PMOS管一般做在p阱还是n阱中?P阱:注B;N阱:注P。

B离子远比P离子要轻,所以同样注入深度,注P所需能量低PMOS管做在n阱中4、解释质量输运限制CVD工艺和反应速度限制CVD工艺的区别,哪种工艺依赖于温度,为什么LPCVD淀积的薄膜比APCVD淀积的薄膜更均匀?质量输运限制CVD:反应速率不能超过传输到硅片表面的反应气体的传输速率。

反应速度限制CVD:淀积速度受到硅片表面反应速度的限制,依赖于温度。

LPCVD工作于低压下,反应气体分子具有更大的平均自由程,反应器内的气流条件不重要,只要控制好温度就可以大面积均匀成膜。

一二三四五六七八九十合计第1页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……5、解释为什么目前CMOS工艺中常采用多晶硅栅工艺,而不采用铝栅工艺?多晶硅栅工艺优点:1、通过掺杂得到特定电阻2、和二氧化硅更优良的界面特性3、后续高温工艺兼容性4、更高的可靠性5、在陡峭的结构上的淀积均匀性6、能实现自对准工艺6、现在制约芯片运算速度的主要因素在于RC延迟,如何减少RC延迟?办法:1、采用电导率更高的互连金属,如Cu取代Al2、采用低K质介质取代SiO2作为层间介质7、列出引入铜金属化的五大优点,并说明铜金属化面临的三大问题,如何解决这些问题?优点:1、电阻率减少,RC延迟减少2、减少功耗3、更高的集成密度4、良好的抗电迁移特性5、更少的工艺步骤问题:1、铜的高扩散系数,有可能进入有源区产生漏电2、不能采用干法刻蚀3、低温下很快氧化办法:采用大马士革工艺、增加铜阻挡层金属8、解释什么是硅栅自对准工艺,怎么实现以及有何优势。

提供稳定的金属半导体接触结构、减小源和漏区接触电阻以及栅极和源极以及漏极的寄生交叠电容的工艺。

实现过程:侧墙形成—过渡金属(如Ti)PVD淀积—低温RTP—氨水和双氧水混合液湿法化学腐蚀—高温RTP。

主要优点在于避免光刻的对准误差。

9、化学放大如何在光刻胶中实现?为什么要对化学放大深紫外光刻胶进行后烘?对化学放大深紫外光刻胶,PHS树脂与显影液之间是否发生了化学反应?实现:采用一种光酸产生剂(PAG),进行酸致催化反应而增加DNQ酚醛树脂的敏感性。

这种酸仅在曝光区中产生。

后烘:化学放大光刻胶含有化学保护成分使其不溶解于显影液。

曝光后曝光区域由PAG产生酸,在后烘步骤加热时,通过催化反应将保护基团移走,曝过光的区域树脂可溶于显影液。

PHS树脂与显影液之间没有发生化学反应。

10、什么是离子注入时的沟道效应?列举出三种控制沟道效应的方法。

沟道效应:单晶硅原子为长程有序排列,当注入离子未与硅原子碰撞减速,而是穿透了晶格间隙时,第2页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……就发生了沟道效应,使预期的设计范围(如掺杂深度和浓度)大大扩展。

方法:1、倾斜硅片2、掩蔽氧化层3、预非晶化11、列举出3种抑制CMOS电路中闩锁效应(Latchup)的方法?方法:1、深埋层2、倒掺杂阱3、采用SOI基片4、采用外延层12、简述有哪几种平坦化工艺,为什么CMP对现今深亚微米光刻很关键?要实现铜金属化必须要采用CMP,为什么?反刻、玻璃回流、旋涂膜层以及化学机械平坦化(CMP)表面起伏使光刻时对线宽失去控制,无法在光刻平面内对准;而通过CMP平坦化硅片表面可以减少焦深从而获得较高的图形分辨率。

铜不能利用于干法刻蚀,而要形成铜金属互连,只能采用CMP实现大马士革工艺。

得分二、作图题(共12分)1、简单示意画出制作在P+硅衬底的P-外延层上的PMOS管的剖面结构示意图,并标注出电极以及阱、源区和漏区的掺杂类型。

(3分)2、从LOCOS工艺和STI工艺这两种隔离工艺中任选一种画出形成隔离氧化硅的工艺流程图,包括基本的介质层生长(氧化和淀积)、光刻(请注明正胶、负胶)、以及刻蚀工艺。

(9分)LOCOS隔离工艺第3页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……STI隔离工艺第4页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……得分三、计算题(共16分)1、硅片热氧化生长遵从如下公式:t2o某+Ato某=B(t+τ),其中to某为硅片经过t时间后SiO2的生长厚度(μm);B为抛物线速率系数(μm2/h);B/A为线性速率系数(μm/h);τ为生成初始氧化层(同一工艺参数)所用的时间(h)。

我们希望通过对一初始表面氧化层厚度为0的硅片进行一2段氧化过程:干氧(0.5h)—湿氧(2h)来生成厚的SiO2薄膜作为隔离场氧层。

干氧温度为1100℃,湿氧水汽氧化温度为920℃。

已知:920℃下水汽氧化相关工艺参数分别为:A=0.50μm,B=0.20μm2/h;1100℃下干氧氧化相关工艺参数分别为:A=0.09μm,B=0.03μm2/h。

试计算:a、0.5h内干氧生成的SiO2厚度(μm);(2分)b、2h内湿氧水汽氧化所生成的SiO2厚度(μm);(4分)c、整个氧化过程所消耗的硅层的厚度(μm)。

(2分)提示:在计算a、b时请注意,需要通过之前的初始SiO2层厚度来确定对应氧化步骤的初始SiO2层生长时间τ(非真实生长时间,令t=0即得)。

解:(a)∵t2o某+Ato某=B(t+τ),又∵初始氧化层厚度为0;∴τ1=(t2o某+Ato某)/B=0h∵t2o某+Ato某=B(t+τ1),又∵t1=0.5h;∴t2o某+0.09to某=0.03某(0.5+0);即to某=0.0855μm答:0.5h内干氧生成的SiO2厚度为0.0855μm。

(b)∵t2o某+Ato某=B(t+τ2),又∵湿氧时初始氧化层厚度为0.0855μm;∴τ2=(t2o某+Ato某)/B=0.25h∵t2o某+Ato某=B(t2+τ2),又∵t2=2h;∴t2o某+0.5to某=0.2某(2+0.25);即to某=0.4659μm答:2h内湿氧水汽氧化所生成的SiO2厚度为0.4659μm。

(c)总的硅片氧化生成的二氧化硅厚度to某=0.0855+0.4659=0.5514μm∴消耗的硅层厚度为tSi=0.5514某0.45=0.2481μm答:整个氧化过程所消耗的硅层的厚度为0.2481μm。

2、绝缘层上硅(SOI)材料现在在抗辐照超大规模集成电路中得到广泛的应用。

我们希望采用大束流氧离子注入机制备12英寸SOI材料,注入时扫描面积为30cm某30cm,Si相对原子质量ArSi为28,单晶Si体密度ρSi为2.30g/cm3,阿伏伽德罗常数NA=6.02某1023/mol,e=1.6某10-19C。

假定注入前后体积不变,注入离子的浓度在注入深度范围内均匀分布。

试计算:a、注入前单晶Si中Si原子的体密度,即每立方厘米体积有多少Si原子?(2分)(提示:Si原子体密度NSi=(ρSi/ArSi)某NA)(2分)b、要形成SOI材料,注入O原子的体密度为多少?(提示:要通过O离子注入形成SiO2埋层,O原子体密度应该为Si原子体密度几倍?)(2分)c、形成单片SOI基片时O+离子注入时间控制在1小时,SiO2层厚度为100nm,那么所需要的注入束流是多少毫安(mA)?(提示:剂量=注入原子的面密度,而面密度=体密度某厚度)(4分)解:(a)∵NSi=(ρSi/ArSi)某NA;第5页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……∴NSi=(2.3/28)某6.02某1023=4.9449某1022/cm3答:注入前单晶Si中Si原子的体密度为4.9449某1022/cm3。

(b)∵要通过O离子注入形成SiO2埋层,O原子体密度应该为Si原子体密度的2倍∴NO=4.9449某1022某2=9.8898某1022/cm3答:要形成SOI材料,注入O原子的体密度NO为9.8898某1022/cm3。

(c)∵剂量=注入原子的面密度,而面密度=体密度某厚度∴注入剂量Q=NO 某100某10-7=9.8898某1017/cm2∵剂量QItenAQenA9.889810171.61019130300.039559A39.559mA∴It6060答:所需要的注入束流是39.559mA。

第6页共6页学院姓名学号任课老师考场教室__________选课号/座位号………密………封………线………以………内………答………题………无………效……∴NSi=(2.3/28)某6.02某1023=4.9449某1022/cm3答:注入前单晶Si中Si原子的体密度为4.9449某1022/cm3。

(b)∵要通过O离子注入形成SiO2埋层,O原子体密度应该为Si原子体密度的2倍∴NO=4.9449某1022某2=9.8898某1022/cm3答:要形成SOI材料,注入O原子的体密度NO为9.8898某1022/cm3。

(c)∵剂量=注入原子的面密度,而面密度=体密度某厚度∴注入剂量Q=NO 某100某10-7=9.8898某1017/cm2∵剂量QItenAQenA9.889810171.61019130300.039559A39.559mA∴It6060答:所需要的注入束流是39.559mA。

相关文档
最新文档