数字逻辑-实验七计数器
数字逻辑实验指导书(1)
数字逻辑实验指导书(1)-CAL-FENGHAI.-(YICAI)-Company One1实验一实验箱及小规模集成电路的使用一实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片74LS04 六非门 1片三实验内容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。
（1） 74LS00的14脚接＋5V电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。
（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。
）改变输入的状态，观察发光二极管。
74LS86的接法74LS00基本一样。
表 74LS86的功能测试（2）分析74LS00和74LS86的四个门是否都是完好的。
2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。
（3）利用74LS00和74LS04设计一个异或门。
画出设计电路图。
实验二译码器和数据选择器一实验目的1继续熟悉实验箱的功能及使用方法2掌握译码器和数据选择器的逻辑功能二实验仪器及芯片1 实验箱2 芯片：74LS138 3线－8线译码器 1片74LS151 八选一数据选择器 1片74LS20 四输入与非门 1片三实验内容1 译码器功能测试（74LS138）芯片管脚图如图所示，按照表连接电路，并完成表格。
其中16脚接＋5V，8脚接地，1～6脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。
2 数据选择器的测试（74LS151）按照表连接电路，并完成表格。
其中16脚接＋5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；G为选通输入端，Y为输出端，接发光二极管。
选通端 地址输入端 数据输入端 输出 G A 2 A 1 A 0 D 0 D 1 D 2 D 3 D 4 D 5 D 6 D 7 Y 1 × × × × × × × × × × × 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1 1 1 1 0 0 0 0 0 0 1 1 1 0 1 0 1 1 1 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 011111113 分别用74LS138（配合74LS20）和74LS151实现逻辑函数),,,(7421m m m m F ∑=,要求画出逻辑图。
青岛科技大学数电实验七 计数器
6
Q
K
7
Q
K
6
Q
C D
K
14
15
14
15
Rd
青岛科技大学自动化与电子工程学院
数
字
电
子
技 术
青岛科技大学自动化与电子工程学院
实验电路2 (图7.3）
Q3 Q2 Q1 Q0
上升沿触发
4
10
U1 B
SD SD
U1 A
SD
10
4
数
9
U2 B Q D C LK
C D
U2 A Q
SD
字
8
QDBiblioteka C LK12 11青岛科技大学自动化与电子工程学院
实验电路1 (图7.1-2）
Q3 Q2 Q1
四位二进制加法计数器
Q0
数
10 10 4
Single Pulse 下降沿触发
4
U1 B
字
电
SD
SD
SD
Q
J C LK
Q
J C LK
Q
J C LK
Q
SD
9
11 13
1
U1 A 5 3 1
C D
U2 B 9 11 13 12 7 4 A LS1 1 2
青岛科技大学自动化与电子工程学院
注意事项
数
字
电
子
技 术
采用触发器时应注意悬空脚的使用，最 好不悬空，应接高电平。 电路中的芯片一定要接电源。 要求画出计数器的状态表、状态图和时 序图如：十进制计数器的状态图如下：
0000 0001 0010 0011
1001
0100
1000
实验7 计数器实验
班级姓名学号一、实验项目：计数器二、使用集成块型号：74LS00、74LS161、74LS74.三、实验内容：1、测试74LS161十六进制计数器的逻辑功能。
CP脉冲输入端；CR异步清零端；LD同步置数端；CT T、CT P计数允许控制端；CO进位输出端。
D3、D2、D1、D0数据输入端；Q3、Q2、Q1、Q0输出端；2、利用直接清零法，使用计数器74LS161和与非门74LS00构成十二进制计数器，并画出状态图。
3、用预置数据法，使用计数器74LS161和与非门74LS00构成构成七进制计数器，并画出状态图。
4、采用级联法，使用两片74LS161和与非门74LS00构成二十四进制计数器，画出逻辑电路图，根据逻辑图连线。
利用单脉冲输入源给CP端加入脉冲信号，观察输出Q3Q2Q1Q0端的状态变化，并画出状态图。
5、用74LS74D触发器构成两位二进制异步加法计数器。
6、用74LS74D触发器构成两位二进制异步减法计数器，将左图电路中的低位触发器的Q端和高位的CP端相连接，构成减法计数器。
置数和清零的区别：清零的信号是立即产生的，比如都对于十进制来说，若采用清零法，则应该利用9的二进制，1001的下一位1010来产生脉冲信号，将输出端的第一位和第三位通过与非门得到低电平将161清零，也就是说我们利用的真正状态是10的二进制。
而如果我们采用置数法，因为芯片的设计原因，在计数器进入9的二进制1001后，输出端并没有立即置数，而是保持该状态不变，直到下一个时钟脉冲的上升沿到来为止，这个1001是一个稳定的状态，我们利用它的第0位和第三位通过与非门得到低电平将161置位为0000，才能形成十进制，那么我们利用的真正状态是9的二进制，而不是10，这就是清零与置数的根本区别。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言：数字逻辑是计算机科学中的基础知识，它研究的是数字信号的处理与传输。
在现代科技发展的背景下，数字逻辑的应用越来越广泛，涉及到计算机硬件、通信、电子设备等众多领域。
本实验旨在通过设计和实现数字逻辑电路，加深对数字逻辑的理解，并掌握数字逻辑实验的基本方法和技巧。
实验一：逻辑门电路设计与实现逻辑门是数字电路的基本组成单元，由与门、或门、非门等构成。
在本实验中，我们设计了一个4位全加器电路。
通过逻辑门的组合，实现了对两个4位二进制数的加法运算。
实验过程中，我们了解到逻辑门的工作原理，掌握了逻辑门的真值表和逻辑方程的编写方法。
实验二：多路选择器的设计与实现多路选择器是一种常用的数字逻辑电路，它可以根据控制信号的不同，从多个输入信号中选择一个输出信号。
在本实验中，我们设计了一个4位2选1多路选择器电路。
通过对多路选择器的输入信号和控制信号的设置，实现了对不同输入信号的选择。
实验过程中，我们了解到多路选择器的工作原理，学会了多路选择器的真值表和逻辑方程的编写方法。
实验三：时序逻辑电路的设计与实现时序逻辑电路是一种能够存储和处理时序信息的数字逻辑电路。
在本实验中，我们设计了一个简单的时序逻辑电路——D触发器。
通过对D触发器的输入信号和时钟信号的设置，实现了对输入信号的存储和传输。
实验过程中，我们了解到D触发器的工作原理，掌握了D触发器的真值表和逻辑方程的编写方法。
实验四：计数器电路的设计与实现计数器是一种能够实现计数功能的数字逻辑电路。
在本实验中，我们设计了一个4位二进制计数器电路。
通过对计数器的时钟信号和复位信号的设置，实现了对计数器的控制。
实验过程中，我们了解到计数器的工作原理，学会了计数器的真值表和逻辑方程的编写方法。
结论：通过本次实验，我们深入了解了数字逻辑的基本原理和应用方法。
通过设计和实现逻辑门电路、多路选择器、时序逻辑电路和计数器电路，我们掌握了数字逻辑实验的基本技巧，并加深了对数字逻辑的理解。
实验七集成计数器
实验七集成计数器一、实验目的1．熟悉集成计数器的逻辑功能和各控制端作用。
2．掌握计数器使用方法。
二、实验原理中规模集成电路计数器的应用十分普及。
然而，定型产品的种类是很有限的。
常用的多为十进制、二进制、十六进制几种。
因此必须学会用已有的计数器芯片构成其它任意进制计数器的方法。
本实验采用中规模集成电路计数器74LS93芯片，它的集成单元是二进制计数器，它是由四个主从JK触发器和附加电路组成的，最长计数周期是16，适当改变外引线，可以构成不同长度的计数周期。
74LS93逻辑图外引线排列如图所示。
如果使用该计数器的最大长度（四位二进制），可将B IN 输入同A IN输出连接，由A IN输入计数脉冲。
接电平显示置零/计数功能表三、实验仪器和器件1．实验仪器（1）DZX-2B 型电子学综合实验装置 1台 （2）双踪四迹示波器（YB4320A 型） 2．器件（1）74LS00 （二输入端四与非门） （2）74LS20 （四输入端二与非门） （5）74LS93 （异步二进制计数器） 四、实验内容1．集成计数器74LS93功能测试。
1 2 3 4 5 6 774LS93引脚排列1Hz 方波接逻辑电平图7-1二—十六进制计数器接电平显示表6-12．用集成计数器74LS93构成计数周期为6、10、7、9、14、15的二进制计数器。
表7-21Hz 方波接电平显示 图7-2二—六进制计数器表7-31Hz 方波接电平显示 图7-3二—十进制计数器1Hz 方波接电平显示 图7-4二—七进制计数器1Hz 方波接电平显示 图7-5二—九进制计数器冲或 1Hz 波接电平显示 图7-6二—十四进制计数器表7-7五、实验报告要求1．自行设计实验电路和实验表格，记录、整理实验数据； 参见图7-1~图7-2和表7-1~表7-2。
2．集成计数器74LS93是同步还是异步计数器？是加法还是减法计数器？ 集成计数器74LS93是异步加法计数器。
数字逻辑电路实验报告
一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。
2. 掌握常用逻辑门电路的原理、功能及实现方法。
3. 学会使用数字逻辑电路实验箱进行实验操作，提高动手能力。
二、实验原理数字逻辑电路是现代电子技术的基础，它由逻辑门电路、触发器、计数器等基本单元组成。
本实验主要涉及以下内容：1. 逻辑门电路：与门、或门、非门、异或门等。
2. 组合逻辑电路：半加器、全加器、译码器、编码器等。
3. 时序逻辑电路：触发器、计数器、寄存器等。
三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验（1）与门、或门、非门、异或门原理实验步骤：1）按实验箱上的逻辑门电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证逻辑门电路的原理。
（2）组合逻辑电路实验步骤：1）按实验箱上的组合逻辑电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证组合逻辑电路的原理。
2. 时序逻辑电路实验（1）触发器实验步骤：1）按实验箱上的触发器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证触发器的原理。
（2）计数器实验步骤：1）按实验箱上的计数器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证计数器的原理。
五、实验结果与分析1. 逻辑门电路实验实验结果：通过实验，我们验证了与门、或门、非门、异或门的原理，观察到了输入信号与输出信号之间的逻辑关系。
2. 组合逻辑电路实验实验结果：通过实验，我们验证了半加器、全加器、译码器、编码器的原理，观察到了输入信号与输出信号之间的逻辑关系。
3. 时序逻辑电路实验实验结果：通过实验，我们验证了触发器、计数器的原理，观察到了输入信号与输出信号之间的时序关系。
数字电子实验 实验七 计数器及其应用 ppt课件
× × ×× ×
保
× × ×× ×
保
数字电子实验 实验七 计数器及其应用
LL D2 D3
数 持 持
四、实验原理
1、测试计数器74LS161的功能 在实验箱上安装电路，74LS161的输出端Q3 ~ Q0
接LED指示区插孔，74LS161的CP接单脉冲SP1（每 按单脉冲按钮AN1，给出一个正脉冲），检查实验 电路接线无误之后打开实验箱电源，测试计数器 74LS161的功能。
瞬 CP 1011 1010 1001 1000 0111 0110 时
过
十二进制计数器状态转换图
渡
状
态 对于复位法，随数着字电计子实数验 实器验七被计数置器及0其，应用复位信号随之消失。
四、实验原理
复位法
1 CP
&
Q0 Q1 Q2 Q3
P
QCC
T
74LS161
CP D0 D1 D2 D3
LD 1 Cr
数字电子实验 实验七 计数器及其应用
实验七 计数器及其应用
一、实验目的
1、熟悉集成计数器的功能。 2、掌握二进制计数器和十进制计数器的工作原理和使 用方法。 3、掌握任意进制计数器的设计方法。
二、实验要求
1、测试计数器74LS161的功能 2、用74LS161和逻辑门实现一个十二进制加法计数器 3、用两片74LS161构成二十四进制加法计数器
收获。
数字电子实验 实验七 计数器及其应用
六、实验报告要求
1、要求使用长江大学标准实验报告纸。报告纸上的姓 名、实验日期、房间、班级、序号、周次、星期和 指导教师等内容都要写完整。
2、实验报告应包含如下部分：
① 实验名称 ② 实验目的 ③ 实验器材 ④ 实验原理 ⑤ 实验步骤 ⑥ 实验结果 ⑦ 实验体会
数字逻辑-实验七计数器
数字逻辑实验（基于Multisim）实验七主题：计数器及其应用实验工具：Multisim11仿真环境；实验要求：(1)学会用集成电路构成计数器的方法。
(2)掌握中规模集成计数器的使用及功能测试方法。
(3)掌握用置位法和复位法实现任意进制计数器及其测试方法。
(4)运用集成计数器构成1/N 分频器。
(5)根据实验过程，认真撰写实验报告，记录实验结果和实验中遇到的问题。
实验题目：1、用D 触发器构成异步二进制加法/减法计数器，设计电路图并测试功能。
2、74LS161是四位二进制同步集成加法计数器，测试并列出其功能表。
3、转换为4、8进制计数器：电路如图5、6所示，观察记数情况，列表测试其真值表。
4、将电路连接成九进制、十五进制计数器，自行设计电路图，列表测试其真值表。
实验说明：1. 用 D触发器构成异步二进制加法/减法计数器，观察输出状态的变化，并用示波器观察时序波形，记录之。
（1）异步二进制加法计数器（计数值为 16）用4只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D 触发器接成T’触发器，再由低位触发器的反相输出端Q与相邻高位触发器的 CLK端相连接。
（2）异步二进制减法计数器（计数值为 16）若将上面的连接方法稍作改动，即将低位触发器的 Q 端与相邻高位触发器的 CLK 端相连接，即构成了四位二进制异步减法计数器。
2、74LS161计数器十六进制测试（1）74LS161引脚图图1 74LS16计数器引脚图74LS161的各引脚功能介绍如下；LDN：置数端，低电平有效，其同步置数，即使该输入为低电平，其输入的状态并不反映到输出端，而是等到CP上升沿时输出才发生变化；CLRN:清零端，低电平有效，其为异步清零，即该输入为低电平时，无论当时的时钟状态及其他输入状态如何，其输出端变为零，即QAQBQCQD=0000；ENT、ENP :工作状态控制端；QA、QB、QC、QD:计数器的输出端，其中QD为最高位，QA为最低位；A、B、C、D:计数器预置输入，通过置数端可将其输入状态反映在输入端；RCO：进位输出，当计数器满一个周期其输出一个高电平；CLK:时钟输入端，其为上升沿有效。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑实验（基于Multisim）实验七
主题：计数器及其应用
实验工具：
Multisim11仿真环境；
实验要求：
(1)学会用集成电路构成计数器的方法。
(2)掌握中规模集成计数器的使用及功能测试方法。
(3)掌握用置位法和复位法实现任意进制计数器及其测试方法。
(4)运用集成计数器构成1/N 分频器。
(5)根据实验过程，认真撰写实验报告，记录实验结果和实验中遇到的问题。
实验题目：
1、用D 触发器构成异步二进制加法/减法计数器，设计电路图并测试功能。
2、74LS161是四位二进制同步集成加法计数器，测试并列出其功能表。
3、转换为
4、8进制计数器：电路如图
5、6所示，观察记数情况，列表测试其真值表。
4、将电路连接成九进制、十五进制计数器，自行设计电路图，列表测试其真值表。
实验说明：
1. 用 D触发器构成异步二进制加法/减法计数器，观察输出状态的变化，并用示波器观察时序波形，记录之。
（1）异步二进制加法计数器（计数值为 16）
用4只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只 D 触发器接成T’触发器，再由低位触发器的反相输出端Q与相邻高位触发器的 CLK端相连接。
（2）异步二进制减法计数器（计数值为 16）
若将上面的连接方法稍作改动，即将低位触发器的 Q 端与相邻高位触发器的 CLK 端相连接，即构成了四位二进制异步减法计数器。
2、74LS161计数器十六进制测试
（1）74LS161引脚图
图1 74LS16计数器引脚图
74LS161的各引脚功能介绍如下；
LDN：置数端，低电平有效，其同步置数，即使该输入为低电平，其输入的状态并不反映到输出端，而是等到CP上升沿时输出才发生变化；
CLRN:清零端，低电平有效，其为异步清零，即该输入为低电平时，无论当时的时钟状态及其他输入状态如何，其输出端变为零，即QAQBQCQD=0000；
ENT、ENP :工作状态控制端；
QA、QB、QC、QD:计数器的输出端，其中QD为最高位，QA为最低位；
A、B、C、D:计数器预置输入，通过置数端可将其输入状态反映在输入端；
RCO：进位输出，当计数器满一个周期其输出一个高电平；
CLK:时钟输入端，其为上升沿有效。
（2）74LS161计数器功能表
图3 74LS161功能表
●当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，为异步复位功能。
●当CR=“1”且LD=“0”时，在CP脉冲上升沿作用后，74LS161的输出端Q3、Q2、Q1、Q0的状
态分别与并行数据输入端D3，D2，D1，D0的状态相同，为同步置数功能。
●当CR=LD=“1”、EP、ET中有一个为“0”时，计数器不计数，输出端状态保持不变。
●当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。
●此外74LS161还有一个进位输出端CO，其逻辑关系是CO= Q3Q2Q1Q0 ET。
器件选择
XSFG1 函数信号发生器 1
74ALS11AM_A 与门 1
DCD_HEX 数码管 1
SPDT 开关 4
VDD、GROUND 电源、虚拟地若干
XLA1 逻辑分析仪 1
测试电路图
图 4 基于74LS161模十六计数器
74LS161计数器当ENP=ENT= LD＇=RD＇=1时，电路工作计数状态。
从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111状态返回0000状态，C端从高电平跳变至低电平。
3. 任意进制计数器的构成
如果已有 N进制计数器，需要构成M进制计数器，这时有M<N和 M>N两种情况。
⑴ M<N的情况
计数器的进制转换方法有两种：清零法和置数法。
这两种方法是在计数器工作时，使它运行到特定状态时执行清零或置数的动作，从而打破计数器原有的状态循环，达到改变进制的目的。
①清零法（复位法）
清零法从根本上来说，是要在预定清零状态时，使计数器集成电路的清零控制端有效。
实现模数 M 计
数器的通用方法：选用或构造一个模数为 N（N>M）的计数器，将预定清零状态所有为 1 的输出端连入一个多输入端与非门电路，将门电路的输出连接到计数器的清零控制端。
预定清零状态的确定：若所用计数器是同步清零，则 M－1 状态为预定清零状态；若所用计数器是异步清零，则 M状态为预定清零状态。
②置数法
置数法从根本上来说，是在预定状态时使计数器集成电路的置数控制端有效。
方法与清零法的方法一致。
当然，只有具有置数控制端的计数器才能使用置数法，并且与预置数的初始值有关。
注意该计数器是同步置数还是异步置数。
⑵ M>N的情况
对 M>N的情况，必须用多片 N进制计数器组合起来才能构成 M进制计数器。
各片之间的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。
若 M 可以分解为两个小于 N 的因数相乘，即 M=N1×N2，则可采用串行进位方式或并行进位方式将一个 N1 进制计数器和一个 N2 进制计数器连接起来，构成 M 进制计数器。
在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号；在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号（计数的使能信号），两片的CP输入端同时接计数输入信号。
当 M 为大于 N 的素数时，不能分解成 N1和 N2两个数相乘，上面的方法就不行了，这时必须采用整体置零方式或整体置数方式构成 M 进制计数器。
整体置零方式是首先将两片N进制计数器按最简单的方式接成一个大于 M进制的计数器（如 N×N进制），然后在计数器计为 M 状态时译出置零信号为 0，将两片 N 进制计数器同时置零，这种方式的基本原理和 M<N 时的置零法是一样的。
而整体置数方式的原理与 M<N 的置数法也类似，首先将两片 N 进制计数器用最简单的连接方式接成一个大于 M 进制的计数器，然后在选定的某一状态下译出预置数信号为 0，将两个 N进制计数器同时置入适当的数据，跳过多余状态，获得M进制计数器。
采用这种方法要求已有的 N进制计数器本身必须具有预置数功能。
基于74LS161的模八计数器的设计及数据测试
电路图搭接如下，当J4=0时，计数器处于置零状态；当J2=0且J3=1时，计数器处于保持状态；当J3=0时，无论J2出于何种状态，计数器处于保持状态，但C=0。
J1接地时，非门74F21N工作。
该电路采用了同步预置数的工作方式，当计数器处于QDQCQBQA=0111时，用74LS11AM、74F21N和7402N译出LD＇=0的信号，将ABCD=0的信号预置入计数器，作为计数循环的初始状态。
分析知其为八进制计数器。
用Multisim 10.1得到仿真结果，仿真结果与理论分析结果完全吻合。
图 5基于74LS161的模八计数器电路图
基于74LS161的模四计数器的设计及数据测试
电路图搭接如下，当J4=0时，计数器处于置零状态；当J2=0且J3=1时，计数器处于保持状态；当J3=0时，无论J2出于何种状态，计数器处于保持状态，但C=0。
J1=1时，非门74ALS11AM工作。
该电路图采用了同步预置数的工作方式，当计数器处于QDQCQBQA=0011时，用74LS11AM、74F21N和7402N译出LD＇=0的信号，将ABCD=0的信号预置入计数器，作为计数循环的初始状态。
分析知其为四进制计数器。
用Multisim 11得到仿真结果，仿真结果与理论分析结果完全吻合。
图6基于74LS161模四计数器电路图
电路仿真测试
74LS161的模四计数器的时序图
图7 基于74LS161的模四计数器的时序图
基于74LS161的模八计数器的时序图
图8 基于74LS161的模八计数器的时序图。