实验7-74ls90任意进制计数器
基于74ls90的除法计数器的设计和探讨
2.1 除2、除5和除10计数器 因为74ls90包含有两个独立的（复位功能除外）计数器，一个
除2（触发器）和一个除5计数器。这两个计数器可以单独使用，也 可级联成一个除10计数器。
对用作除2计数器的情况，输入计数信号加到输入端INA（14 脚），输出取自输出端QA(12脚)，如图2所示。
利用74ls90设计除2、除3…直至除10的计数器电路设计方案， 供行业同仁借鉴和探讨。
2 基于74ls90的多种除法计数器的设计与研究
74LS90是二-五-十进制异步加法计数器，具有双时钟输入，并 具有清零和置数等功能，其引脚排列如图1所示。其管脚R 、 0（1） R0（2）是计数器置零端，同时为高电平时有效；R9（1）、R9（2）为置 9端，同时为高电平有效；QA、QB、QC、QD为数据输出端；INA、 INB为脉冲输入端。下面分别为除2~除10计数器的设计介绍。
这样输出端QC、QB分别接到复位零输入端R0(1)、R （ 0(2) 脚2、 3），在脚8QC端是非对称的除6输出。如图5所示。
图7 除8计数器原理图 2.7 除9计数器
因为9的BCD代码是1001，因此输出端QA、QD必须分别接到复 位零输入端R0(1)、R0(2)（脚2和3上），在输出端QD上得到非对称的 除9输出，如图7所示。
• 24 •
本文利用74ls90设计了除2、除3…、直至除10计数器的设计方 案，通过了解这9个除法计算器的工作原理，读者可以举一反三， 利用两个或两个以上的74ls90设计出除11包括除11以上的除法计数 器方案，也就不是太困难。
图6 除7计数器原理图 2.6 除8计数器
这只需要把输出端QD（脚11）接到复位0输入端R0(1)、R 即 0(2) 可，从输出端QC上得到非对称的除8输出，如图7所示。
74ls90实现24进制计数器心得体会
74ls90实现24进制计数器心得体会用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为六进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0110时第二片自身清零，这样完成一次60的计数，且回到初态，两片74LS90全部清零，继续重复计数。
（见图3）时计数器具体设计方案为：用两片74LS90芯片，一片控制个位，为十进制；另一片控制十位，为二进制。
利用74LS90本身的两控制端（见摘要关于74LS90的注解）完成十进制，在达到1001（即十进制的九）时，给第二个芯片一个脉冲，这样反复，直到第二片达到0010（即十进制的二）且第一片达到0100（即十进制的四）时第一片和第二片同时清零，这样完成一次24的计数，且回到初态，继续重复计数。
（见图4）(3)译码输出显示单元电路为了将计数器输出的8421BCD 码显示出来，需用译码输出显示电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑，我们采用较熟悉的七段译码显示电路。
本设计可选器件74LS47为译码电路。
集成计数器及其应用实验报告
集成计数器及其应用实验报告一、实验目的本实验旨在通过集成计数器及其应用的实验，使学生了解集成计数器的工作原理和应用场景，掌握计数器的使用方法。
二、实验原理1. 集成计数器集成计数器是一种数字电路元件，它能够在输入信号的作用下进行计数，并将结果输出。
常见的集成计数器有74LS90、74LS93、74LS161等。
2. 74LS90集成计数器74LS90是一种4位二进制同步上升计数器，它有四个输入端口：CLK （时钟输入）、RST（复位输入）、QA、QB、QC和QD（输出端口）。
CLK端口接收时钟信号，RST端口接收复位信号，QA、QB、QC和QD则分别输出二进制码的各位。
3. 74LS47译码器74LS47是一种BCD-7段译码器，它能够将BCD码转换为7段LED显示码。
该元件有四个输入端口：A、B、C和D（接收BCD码），以及七个输出端口：a~g（分别对应7段LED显示管）。
三、实验设备与材料1. 实验设备：示波器、数字万用表等。
2. 实验材料：7400系列芯片（包括74LS90和74LS47）、7段LED数码管、电阻、电容、开关等。
四、实验步骤1. 搭建74LS90计数器电路将74LS90计数器与时钟信号发生器连接，同时接入LED显示管，以观察计数器的工作情况。
具体电路图如下：2. 测试74LS90计数器将开关S1打开，使时钟信号发生器开始工作，此时可以观察到LED 显示管上数字不断增加。
当数字达到9时，会自动清零并从0开始重新计数。
3. 搭建74LS47译码器电路将74LS47译码器与LED显示管连接，以便将BCD码转换为7段LED显示码。
具体电路图如下：4. 测试74LS47译码器将BCD码输入至74LS47译码器中，可以观察到相应的数字在7段LED显示管上显示出来。
五、实验结果及分析通过以上实验步骤，我们成功搭建了集成计数器和译码器的电路，并测试了其工作情况。
在测试过程中，我们发现集成计数器能够准确地进行计数，并在达到最大值后自动清零；而译码器则能够将BCD码转换为7段LED显示码，并在LED显示管上正确地显示出来。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q 由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图17－2为各点波形图。
单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器Q端提供，输出负脉冲vO通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17－1 电子秒表原理图3、时钟发生器图17－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器调节电位器 RWQ＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP。
2图17－2单稳态触发器波形图图17－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路的世界里，74LS90 是一款颇为常用的集成计数器芯片。
它具有特定的引脚功能和真值表，这些特性使得它在各种数字电路设计中发挥着重要的作用。
74LS90 是一种中规模的集成计数器，采用双列直插 14 引脚封装。
其引脚的功能分配清晰明确。
引脚 1 和引脚 2 通常被标记为 CP0 和 CP1，分别是时钟输入端。
CP0 用于下降沿触发计数，CP1 用于上升沿触发计数。
通过不同的连接方式，可以实现不同的计数模式。
引脚 3 被称为 R0(1)，引脚 4 被称为 R0(2)，这两个引脚是异步清零端。
当 R0(1) 和 R0(2) 同时为高电平时，计数器会被异步清零，即无论当前处于何种计数状态，都会立即回到 0 状态。
引脚 5 是 Q1 输出端，引脚 6 是 Q2 输出端，引脚 7 是 Q3 输出端。
这三个引脚输出计数器的当前计数值。
引脚 8 接地，为芯片提供参考电位。
引脚 9 被称为 R9(1)，引脚 10 被称为 R9(2)，这两个引脚是异步置9 端。
当 R9(1) 和 R9(2) 同时为高电平时，计数器会被异步置为 9 状态。
引脚 11 是 Q0 输出端。
引脚12 是CP1 时钟输入端，前面已经提到，它是上升沿触发计数。
引脚 13 是 CP0 时钟输入端，同样，前面也说过，它是下降沿触发计数。
引脚 14 接电源，通常为＋5V 电压。
接下来，让我们来看看 74LS90 的真值表。
真值表清晰地展示了输入和输出之间的逻辑关系。
当 R0(1) 和 R0(2) 均为“1”时，无论时钟信号如何，计数器都会被清零，Q0 Q3 的输出均为“0”。
当 R9(1) 和 R9(2) 均为“1”时，计数器会被置为“9”，即 Q3Q2Q1Q0的输出为“1001”。
在正常计数状态下，如果CP0 输入下降沿，且CP1 没有输入信号，计数器会按照二进制进行加法计数。
例如，从“0000”依次递增到“1111”。
74LS90引脚功能及真值表
74LS90引脚功能及真值表在数字电路中，74LS90 是一种常用的计数器芯片。
它具有特定的引脚功能和真值表，理解这些对于正确使用和设计数字电路至关重要。
74LS90 是一个中规模集成计数器，它由四个主从触发器和一些附加门电路组成。
这款芯片具有异步清零和异步置 9 的功能，这使得它在数字计数和分频等应用中表现出色。
先来看 74LS90 的引脚分布。
它一共有 14 个引脚，下面我们逐个介绍其功能。
引脚 1 是 CP0，这是时钟输入 0 端。
当 CP0 输入脉冲时，芯片会进行相应的计数操作。
引脚 2 是 Q0，它是输出端 0，用于输出计数器的最低位状态。
引脚 3 是 Q1，为输出端 1。
引脚 4 是 Q2，即输出端 2。
引脚 5 是 Q3，是计数器的最高位输出端。
引脚 6 是 CP1，也就是时钟输入 1 端。
引脚 7 是 GND，代表接地引脚，用于连接电路的地线。
引脚 8 是 R0(1) 和 R0(2)，这两个引脚是异步清零端。
当这两个引脚同时为高电平时，计数器会被清零，所有输出端都变为低电平。
引脚 9 是 S9(1) 和 S9(2)，它们是异步置 9 端。
当这两个引脚同时为高电平时，计数器会被置为 9，即 Q3Q2Q1Q0 ＝ 1001。
引脚 10 是 Q3'，是 Q3 的反相输出端。
引脚 11 是 Q2'，为 Q2 的反相输出端。
引脚 12 是 Q1'，是 Q1 的反相输出端。
引脚 13 是 Q0'，是 Q0 的反相输出端。
引脚 14 是 VCC，代表电源引脚，通常连接＋5V 电源。
了解了引脚功能，接下来我们看看 74LS90 的真值表。
真值表清晰地展示了在不同输入条件下，芯片输出端的状态。
当异步清零端 R0(1) 和 R0(2) 同时为高电平时，无论时钟输入和其他引脚状态如何，计数器都会被清零，输出 Q3Q2Q1Q0 为 0000。
当异步置 9 端 S9(1) 和 S9(2) 同时为高电平时，计数器会被置为 9，即输出 Q3Q2Q1Q0 为 1001。
74ls90电子秒表说明书
第１章绪论１.１选题的目的随着电子技术的发展，电子技术在各个领域的运用也越来越广泛。
人们对它的认识也逐渐加深。
作为一个学习电子专业的大学生，我们不但要有扎实的基础知识、课本知识，还应该有较强的动手能力。
现实也要求我们既精通电子技术理论，更要掌握电子电路设计、实验研究和调试技术。
１.2 设计的要求1.2.1设计题目和设计指标设计题目：电子秒表。
设计指标：1. 计数范围000~999。
2. 具有启动、暂停、停止功能。
1.2.2 设计功能电子秒表是重要的记时工具,广泛运用于各行各业中。
它可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。
作为一种测量工具，电子秒表相对其它一般的记时工具具有便捷、准确、可比性高等优点，不仅可以提高精确度，而且可以大大减轻操作人员的负担，降低错误率。
第２章方案设计2.1电路的方框图电路的方框图主要由脉冲产生电路、控制及分频电路、计数电路、译码驱动电路及显示电路等单元电路的综合电路组成。
如图2—1所示。
图2-1 电子秒表电路方框图2.2 方案介绍脉冲产生电路由NE555构成的多谐振荡器，是一种能产生矩形波的自激振荡器，也称矩形波发生器。
多谐振荡器没有稳态，只有两个暂稳态。
在工作时电路在这两个稳态之间自动的交替变换，由此产生矩形脉冲信号，常用作脉冲信号源及时序电路中的时钟信号。
并且555定时器的比较器灵敏度高，输出驱动电流大，功能灵活且电路结构简单计算简单。
因此在本电路中采用NE555定时器构成的多谐振荡器作为振荡源。
控制及分频电路（1）启动，停止的功能利用基本RS触发器控制秒表的启动与停止。
（2）暂停的功能用一个开关控制振荡器的输出端与分频电路的输入端的开合。
合则继续，开则暂停。
计数电路74LS90 是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法. 将12脚与1脚相连组成十进制计数器。
实验七 计数器的应用
实验七计数器的应用一、实验内容1．测试74LS90的逻辑功能，构建模10、模2、模5计数器并写出功能表。
2．74LS90构建的模10计数器中，用模拟示波器测时钟信号和QB的波形。
3．用2片74LS90级联模100计数器。
4．用2片74LS90级联模24计数器。
二、实验条件实验箱，74LS90芯片，导线，模拟示波器三、实验电路及分析1.构建一个模10计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输出端ＱＡ接在输入端ＣＫＢ，输入端ＣＫＡ接脉冲信号，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
测试结果（功能表）如下：结果分析及结论：1.置零端R01、R02必须同时有效才会有清零效果，同样置九端也必须同时有效，才会置为9；2.由上面可知，当置零端和置九端无效、时钟信号沿下降沿时，开始计数，由0~9依次循环，到9时此时QA为1，将QA接到输入B端便会有强制清零功能，故只会计到9，并重新开始计数，从而实现了模10计数器功能。
2.构建一个模5计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输入端CKB接脉冲信号，输入端CKA接输出端QD，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
结果分析及结论：1.置零端和置九端同模10的功能一样，参考上面，功能表上不再显示；2.当置零端和置九端无效、时钟信号沿下降沿时，开始计数，显示0-2-4-6-8-0-2-4-6-8-………循环，从而实现了模5计数功能。
3.构建一个模2计数器实验室里用7490、导线、电平按键、数码管、脉冲信号CP连接电路如下电路说明：输入端CKA接脉冲信号，输入端CKB悬空，置零和置九端接电平按键，输出端ＱＡ、ＱＢ、ＱＣ、ＱＤ分别对应接在数码管的Ａ、Ｂ、Ｃ、Ｄ端，也将QA、QB、QC、QD接到发光二级管上，便于观察各自数值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例：用74LS90实现15进制计数，画出逻辑电路图。 ➢注意：对于M进制，M数值用于清零，计数为0到M-1。
3.用74LS90实现模为15的计数器，有哪几种方法，试用实 验验证之。
(1)方法一:反馈归零法(复位法) (2)方法二:级联法，M为15；15=3×5，用两片74LS90，一片实 现3进制，一片实现5进制，再将两片进行级联即可。
15
➢集成计数器74LS90的引脚图
二进制时钟 信号
计数输 出端
五进制时 钟信号
清零输 入端
置9输 入端
2.用74LS90实现任意模（M）的计数 器➢反馈归零法(复位法)设计任意进制计数器的思路：
(1) 10以内的M进制 (2) 10到100以内的M进制
a.由两片(个位和十位)74LS90扩展构成100进制;
(1)用复位法实现8421码模6计数器。计数过程用发光二极管显 示，实验结果用状态表表示。
(2)用复位法或级联法实现8421码模15计数器，计数过程用发 光二极管显示，实验结果用状态表表示。
五 常见问题
1.芯片使用前不进行功能好坏的检测。 2.电源连接不正确，接地点接到-5V上或接到模拟电子实验箱 的电源上，非常危险，上电后芯片可能烧毁。 3.逻辑开关电平前的发光二极管不亮，检查进入数字实验箱的 电源连接线断。 4.实验箱电源连接正确，电路自查确定无误后，电路验证还是 不正确的情况下进行下面的排错检查：
三 实验内容与实验原理
1.集成计数器74LS90功能介绍
➢集成计数器74LS90的逻辑图
1. 二进制
时钟 CP0 0 1 2
输出 Q0 0 1 0
2. 五进制
时钟 CP1
输出 Q3 Q2 Q1
0
0 00
1
0 01
2
0 0
5
0 00
3. 十进制
➢集成计数器74LS90的逻辑功能
(1)检查芯片的电源和地的电平是否正确（注意电源和地的 引脚号）。
(2)芯片的置数端和清零端是否连接正确。 (3)时钟信号输入是否正确。 (4)从输出端按逻辑功能状态往前一步一步排查。
六 实验总结
1.对实验过程中出现的问题进行分析讨论。 2.回答思考题，按要求写好实验报告。
以上有不当之处，请大家给与批评指正， 谢谢大家！
四 实验步骤
1.74LS90功能测试。 (1)验证74LS90的清“0”、置“9”功能。 (2)按功能表将74LS90接成二进制计数器，画出逻辑图。 (3)按功能表将74LS90接成五进制计数器，画出逻辑图。 (4)按功能表将74LS90接成二-五-十进制计数器（即8421码十
进制计数器），画出逻辑图并列出状态表。 2.根据与非门的逻辑功能，检测芯片的好坏。 3.用74LS90实现任意模（M）计数器
扩展连接方法:两芯片均连接成十进制，时钟脉冲从个位CP0 进， 个位的Q3与十位芯片的CP0相连即可。
b.把M进制所对应的十位，个位芯片上输出为1的端相与 后反馈到四个清零端，作为个位和十位的计数满整体清零信 号。
用74LS90实现6进制计数，逻辑电路图如下：
用两片74LS90实现100进制计数，逻辑电路图如下：
数字电子技术实验(实验7)
上海理工大学电工电子实验中心
实验七 任意进制计数器
一 实验目的
1.了解中规模集成电路的逻辑功能和各控制端的作用。 2.熟悉集成计数器74LS90的级联扩展。 3.掌握用集成计数器74LS90实现任意进制计数的方法。
二 预习要求
1.查找手册，熟悉74LS90的管脚排列及逻辑功能。 2.掌握用反馈归零法设计任意进制计数器的方法。 3.思考题： （1）欲构成二进制计数器，计数脉冲接至哪一个CP端？ （2）欲构成五进制计数器，计数脉冲接至哪一个CP端？ （3）欲构成二-五-十进制（8421码十进制）计数器，CP0、 CP1如何连接？