南京理工大学数字计时器设计实验报告EDA
南京理工大学EDA设计实验报告
目录设计一单级放大电路设计 (3)一、设计要求 (3)二、实验原理图 (3)三、实验过程及测试数据 (3)1. 调节电路静态工作点，测试电路饱和失真、截止失真和不失真的输出信号波形图，以及三种状态下电路静态工作点值。
(3)2. 在正常放大状态下，测试三极管输入、输出特性曲线以及、的值。
(7)3. 在正常放大状态下，测试电路的输入电阻、输出电阻和电压增益。
.94. 在正常放大状态下，测试电路的频率响应曲线和、值。
(10)四、实验数据整理 (11)五、实验数据分析 (11)设计二差动放大电路设计 (13)一、设计要求 (13)二、实验原理图 (13)三、实验过程及测试数据 (13)1.双端输出时，测试电路每个三极管的静态工作点值和、、值。
(13)2. 测试电路双端输入直流小信号时，电路的、、、值。
173. 测试射级恒流源的动态输出电阻。
(21)四、实验数据整理 (21)五、实验数据分析 (22)设计三负反馈放大电路设计 (24)一、设计要求 (24)二、实验原理图 (24)三、实验过程及测试数据 (24)1. 测试负反馈接入前，电路的放大倍数、输入电阻、输出电阻。
(24)2. 测试负反馈接入后，电路的放大倍数、输入电阻、输出电阻并验证。
(25)3. 测试负反馈接入前，电路的频率特性和、值，以及输出开始出现失真时的输入信号幅度。
(27)4. 测试负反馈接入后，电路的频率特性和、值，以及输出开始出现失真时的输入信号幅度。
(28)四、实验数据整理 (30)五、实验数据分析 (31)设计四阶梯波发生器设计 (31)一、设计要求 (31)二、实验原理图 (32)三、实验过程及与仿真结果 (32)1.方波发生器 (33)2.方波电路+微分电路 (34)3.方波电路+微分电路+限幅电路 (35)4.方波电路+微分电路+限幅电路+积分电路 (36)5.阶梯波发生总电路 (36)四、实验结果分析 (38)五、技术改进 (38)设计一单级放大电路设计一、设计要求1.设计一个分压偏置的单管电压放大电路，要求信号源频率20kHz，峰值5mV，负载电阻1.8kΩ，电压增益大于50。
二十四小时计时器南理工EDAquartus应用
实验一二十四小时数字计时器一、实验内容及题目简介利用 QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中，能够达成00:00:00 到 23:59:59 的计时功能，并在控制电路的作用下拥有保持、清零、迅速校时、迅速校分、整点报时等功能。
二、实验设计要求（1）设计基本要求1、能进行正常的时、分、秒计时功能；2、分别由六个数码管显示时分秒的计时；3、 K1 是系统的使能开关（4、 K2 是系统的清零开关（5、 K3 是系统的校分开关（6、 K4 是系统的校时开关（K1=0正常工作，K2=0正常工作，K3=0正常工作，K4=0正常工作，K1=1时钟保持不变）；K2=1时钟的分、秒全清零）；K3=1时能够迅速校分）；K4=1时能够迅速校时）；(2)设计提升部分要求1、使时钟拥有整点报时功能（当时钟计到59’53”时开始报时，在59’53” , 59 ’55” ,59 ’57”时报时频次为 512Hz,59’59”时报时频次为1KHz, ）；2、闹表设定功能；3、自己增添其余功能；三、方案论证数字钟整体框图以下列图所示本实验的目的是利用 QuartusII 软件设计一个多功能的数字计时器，使该计时器拥有计时，显示，清零，较分，校时及整点报时功能。
依照上述数字钟电路构造方框图可知，秒计时器和分计时器均为 60 进制，小时计时器是 24 进制计数器。
当秒计时器对1HZ时钟脉冲信号计数到 60 时，产生一个进位脉冲，使分计时器的数值加 1，相同，分计时器计数到 60 时，使小时计时器的数值加一。
秒计数模块和分计数模块的中心是模 60 的计数器，时计数模块的中心为模 24 的计数器，而且采纳同步计数的方法，即三个模块的时钟信号均来自同一个频次信号。
当数字钟走时出现偏差时，经过校时电路对时，分的时间进行校订，此中校时电路和清零电路只要在原有电路的基础上采纳必定的逻辑门电路实现。
为了防备机械开关造成的颤动，本次实验我采纳 D触发器来消抖。
南京理工大学EDA(2)实验报告
南京理工大学EDA(2)实验报告--------多功能数字钟学生姓名：林晓峰学号：912104220143 专业：通信工程指导教师:2014年12月10日摘要本次实验利用QuartusII7.0软件设计了一个具有24小时计时、保持、清零、快速校时校分、整点报时、动态显示等功能的的多功能数字钟。
并利用QuartusII7.0软件对电路进行了详细的仿真，同时通过SMART SOPC实验箱对电路的实验结果进行验证。
报告分析了整个电路的工作原理，还分别说明了设计各子模块的方案和编辑、仿真、并利用波形图验证各子模块的过程。
并且介绍了如何将各子模块联系起来，合并为总电路。
最后对实验过程中产生的问题提出自己的解决方法。
并叙述了本次实验的实验感受与收获。
关键词：QuartusII7.0 多功能数字钟保持清零整点报时校时校分动态显示 SMART SOPCAbstractThis experiment uses the QuartusII7.0 software todesign one to have 24 hours time, the maintenance, the reset,the fast timing school minute,the integral point reportstime and so on digital clocks.And using the QuartusII software realizes the multi-purpose digital clock simulation. Through the SmartSOPC experiment box, I confirm the result of this experiment.The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the waveformto testing each Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of presenttheir solutions. And describes the experience and resultof this experiment.Keywords：QuartusII7.0 Digital clock maintenancereset time alarm change minute and hour quickly dynamic display SMART SOPC目录封面 (1)摘要 (2)Abstract (3)目录 (4)1．设计要求 (5)2．实验原理 (6)3．模块电路设计 (7)3.1 脉冲发生电路 (7)3.2计数器 (10)3.3计时校正电路 (13)3.4整点报时电路 (17)3.5译码显示电路 (18)3.6附加电路 (19)4. 总电路图 (20)5．电路下载 (20)6．实验感想和收获 (21)6.1遇到的问题与解决方案 (22)6.2收获与感受 (23)6.3期望及要求 (23)7. 参考文献 (23)1.设计要求本次EDA设计利用Quartus II7.0软件设计一个多功能数字钟，并下载到Smart SOPC实验系统中进行验证。
3位计时电路设计,EDA(二)数字部分 电子线路仿真实验报告 ,南京理工大学紫金学院
EDA（二）数字部分电子线路仿真实验报告
实验名称：3位计时电路设计
姓名：
学号：
班级：通信
时间：2013.5
南京理工大学紫金学院电光系
一·实验目的
1·掌握74160等计数芯片的逻辑功能及使用方法。
2·了解3位计时电路的组成及工作原理。
二·实验原理
1.74160的逻辑符号及逻辑功能：
a.异步清零
b.同步置数
c.保持
d.同步计数
图1
2.用集成计数器构成任意进制计数器的方法
1）反馈复位法（清零法）
控制异步清零端CLR 来获得任意进制计数器。
D 0Q 1Q 2Q 3
Q 0CT=01,5D
D 1D 2D 3
C5/2,3,4+
M 1M 2
G 3
CTRDIV1CLR
LD EN
T
CLK
3CT=9
RCO
[1][2][4][8]
74160
CLK
Q Q Q (c)
(b)
(a) 1 2
3
4
5
6
74160构成模6计数器
2）反馈置位法（置数法）
利用计数器的预置数控制端来获得任意进制计数器。
图274160用置数法构成模6计数器三·实验内容
4位计时电路，最高位是7段显示器
每次55,57,59秒的时候灯泡亮一次，59分59秒电路图
在59分59秒的时候灯泡亮
四·小结与体会
通过此次对3位计时电路设计的学习，我学会了用74160等芯片制作带显示功能的三位计数器.。
二十四小时计时器南理工EDAquartus应用
实验一 二十四小时数字计时器、实验内容及题目简介利用QuartusII 软件设计一个数字钟，并下载到SmartSOPC 实验系统中，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校 时、快速校分、整点报时等功能。
、实验设计要求（1）设计基本要求（2）设计提高部分要求1、使时钟具有整点报时功能（当时钟计到59' 53”时开始报时，在59' 53” , 59 '55” ,59 ' 57”时报时频率为512Hz,59' 59”时报时频率为1KHz,）； 2、闹表设定功能； 3、自己添加其他功能;三、方案论证数字钟整体框图如下图所示1、能进行正常的时、分、秒计时功能; 2、3、 分别由六个数码管显示时分秒的计时； K1是系统的使能开关（K 仁0正常工作, K1=1时钟保持不变）；4、5、 K2是系统的清零开关（K2=0正常工作, K3是系统的校分开关（K3=0正常工作,K2=1时钟的分、秒全清零）； K3=1时可以快速校分）； 6、 K4是系统的校时开关（K4=0正常工作, K4=1时可以快速校时）；本实验的目的是利用QuartusII软件设计一个多功能的数字计时器，使该计时器具有计时，显示，清零，较分，校时及整点报时功能。
依据上述数字钟电路结构方框图可知，秒计时器和分计时器均为60进制，小时计时器是24进制计数器。
当秒计时器对1HZ时钟脉冲信号计数到60时，产生一个进位脉冲，使分计时器的数值加1,同样，分计时器计数到60时，使小时计时器的数值加一。
秒计数模块和分计数模块的核心是模60的计数器，时计数模块的核心为模24的计数器，并且采用同步计数的方法，即三个模块的时钟信号均来自同一个频率信号。
当数字钟走时出现误差时，通过校时电路对时，分的时间进行校正，其中校时电路和清零电路只需在原有电路的基础上采用一定的逻辑门电路实现。
南京理工大学数字计时器实验报告
电子电工综合实验报告——数字计时器一.实验内容。
1. 应用CD4511BCD码译码器﹑LED双字共阴显示器﹑300Ω限流电阻设计﹑安装调试四位BCD译码显示电路实现译码显示功能。
2. 应用NE555时基电路、3KΩ、1KΩ电阻、0·047UF电容和CD4040计数分频器设计，安装，调试秒脉冲发生器电路（输出四种矩形波频率f1=1HZ f2=2HZ f3≈500Hz f4≈1000Hz）。
3. 应用CD4518BCD码计数器、门电路，设计、安装、实现00′00″---59′59″时钟加法计数器电路。
4. 应用门电路，触发器电路设计，安装，调试校分电路且实现校分时停秒功能（校分时F2=2Hz）。
设计安装任意时刻清零电路。
5. 应用门电路设计、安装、调试报时电路59′53″，59′55″，59′57″低声报时（频率f3≈500Hz）,59′59″高声报时（频率f4≈1000Hz）。
整点报时电路。
H=59′53″·f3+59′55″·f3+59′57″·f3+59′59″·f46.联接试验内容1.—5.各项功能电路，实现电子计时器整点计时﹑报时、校分、清零电路功能。
二.实验要求。
设计正确、布局合理、排线整齐、功能齐全。
三.器件引脚图及功能表。
1、NE555: 功能表引脚图2、CD4040：引脚图3、CD4518：功能表引脚图4、CD4511：功能表引脚图5、74LS00：功能表引脚图6、74LS20：功能表引脚图7、74LS21：功能表引脚图8、74LS74：功能表引脚图9.LED双字共阴显示器四.电子计时电路器逻辑图；五.电子计时器电路引脚接线图.六. 各单元原理图及设计过程：1、脉冲产生电路设计方法：由NE555连接成为自激多谐振荡电路，输出为周期矩形波，后经CD4040分频得到所需频率脉冲。
逻辑图：2、计时电路设计方法：计时电路的计数器，采用二－十进制加法计数器CD4518来实现。
EDAII实验报告—多功能数字钟2南京理工大学
EDA设计Ⅱ实验报告——多功能数字钟设计姓名：学号：11042203**指导老师：姜萍完成时间：2013年12月目录一、实验内容及要求 (5)二、电路设计原理 (5)三、各子模块设计 (7)1、脉冲信号发生电路 (7)2、计时电路 (10)3、译码显示电路 (15)4、校分(时)电路 (16)5、保持电路和清零电路 (18)6、整点报时电路 (18)7、最终的时钟电路 (19)四、调试仿真和编程下载 (20)五、实验总结 (21)附录、参考文献 (23)摘要：数字钟已经成为我们生活中不可或缺的一部分。
本文的内容便是多功能数字钟的设计，其具有24小时计时，调整时间，时间清零，时间保持，整点报时的功能。
首先文章介绍了实验的内容和要求，并对多功能数字钟的设计原理进行了介绍。
实验采用分模块设计最终整合的方法，对每一个模块进行封装，最终整合成一个总体的实验电路，完成多功能数字钟所要求的功能。
接着文章介绍了具体的试验方法和步骤。
我们利用可编程逻辑器件，在QuartusII软件上进行设计，实现多功能，这就是所谓的FPGA。
我们先是设计分频电路，对实验箱上的48MHZ信号进行分频得到所需信号，接着设计计时和译码显示电路，利用软件的仿真功能验证模块设计的正确性。
然后分别设计校分校时电路，保持清零电路，整点报时电路模块，仿真验证模块的正确性。
最后将各个模块整合，组合成完整的数字钟电路。
最后在对电路的引脚进行分配后，下载到SmartSOPC试验系统中，验证电路的设计是否正确。
关键词：数字钟，FPGA ，QuartusII，SmartSOPC，分模块设计Summary：Digital clock has been an necessary part of our daily life.The content of this essay is the design of multi-function digital clock, which has the functions of 24-hour timer,time adjustment, time cleared, the time to maintain, the whole point timekeeping and alarm.First,the content and demands of experiment is presented in the essay,the design principle of multi-function digital clock is also introduced.The method of module integration after designing and simulating each module is taken to implement the experiment.After packaging all module,all the modules are integrated to realize the final electric circuits,implementing all the demands of multi-function digital clock design.Second,the method and steps of the experiment is ing programmable logic devices,the electric circuits are designed in software QuartusII to realize the multi-function,which is called FPGA. Firstly, the frequency dividing circuit is designed to get the frequency required by dividing the frequency of 48MHZ from the experiment box.Then,the timing circuit and decoding-and-display circuit are also designed,which are all simulated in software to test their validity.After all,the timeadjustment circuit,the time maintain circuit,the time cleared circuit and the alarm circuit are also designed,which are simulated in the software to test their correctness.After packaging all the circuits into modules,the modules are integrated to finish the multi-function digital clock design.Last,the final circuit is downloaded to the SmartSOPC experiment system to test its validity after assigning all the pins of the final circuits.Keywords:digital clock, FPGA ，QuartusII，SmartSOPC，points module design一、实验内容及要求1、实验内容：利用QuartusII软件设计一个数字钟，并下载到SmartSOPC实验系统中。
南京理工大学EDA2实验报告
南京理工大学EDA(二)实验报告学号：姓名：学院：指导老师：时间: 2014年11月30日摘要：本实验通过使用 QuartusⅡ软件，并结合数字逻辑电路的知识设计多功能数字钟，可以实现正常的时、分、秒的计数功能，分别由六个数码管显示计时，可以利用开关实现系统的计时保持、清零和校分、校时、校星期的功能。
同时，该电路系统还可以完成在59'53'', 59'55'', 59'57''低音报时, 59'59''高音报时的基本功能。
在此基础上，本实验还设计了扩展功能，包括星期计时、校星期以及通过开关与门电路切换到秒表计时的功能。
我原本还尝试设计闹钟的功能，但是闹钟的扩展功能还不够完善，目前完成了切换显示部分，但是报时还存在缺陷。
在利用 QuartusⅡ进行相应的设计、仿真、调试后下载到 SmartSOPC 实验系统上验证设计的正确性。
关键词：QuartusII，数字钟，分频，计时显示，保持清零，校分校时校星期，报时，星期计数，秒表Abstract：This experiment is based on QuartusⅡ，with the help of knowledge regarding the digital logic circuits and system design,to design a multifunctional digital clock. The basic function of the multifunctional digital clock is a 24-hour timer, and the exact time can be showed by six led lights. Also we can achieve the functions like time keeping, clearing and time and week adjusting by using the switches. Beyond the basic function, I improved the multifunctional digital clock and it can beep in low frequency at 59'53'', 59'55'', 59'57'' and in high frequency at 59'59''. Based onthis the basic design,I also design extra functions,including week timer ,week-time adusting and the stopwatch which can be exchanged by using the switchs and several circuits of logic and doors.Also I intended to design the alarm clock.，but unfortunately，the extra function of alarm clock is not perfect.Currently,I just have finished the functions containing the parts of exchange and display.But the part of beeping still needs improved.All the designing and simulating work are based on QuartusⅡ. After all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to test the accuracy of the design.Key words: QuartusⅡ, digital clock ，reckon by time and display，time keeping and clearing, time adjusting, chiming, week timer，stopwatch目录一、题目简介 (5)二、设计要求 (5)三、方案论证 (5)四、设计原理 (6)1 脉冲发生器 (6)2 计数器设计 (9)3 计时电路、校正电路 (12)4 报时电路 (15)5 译码显示器 (16)五、附加功能 (18)1 星期功能 (18)2 秒表功能 (18)3 倒计时器 (18)4 开关复用 (19)5 切换电路............................................................................................. 错误!未定义书签。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字计时器设计实验报告
姓名:XX
学号:10042104XX
班级:10042104
实验时间:2012年9月17日
目录1
摘要2
关键词2
正文2
实验目2
电路功能设计要求2
设计内容简介3
设计原理3
秒脉冲发生电路3
计时电路5
译码显示电路6
清零电路7
校分电路8
报时电路8
实验中遇到的问题和解决方法10
附录11
参考文献11
电路总图11
元件清单11
芯片引脚图和功能表12
摘要:本次实验分部设计时钟产生电路、计数电路、显示和驱动电路、快速循环校分、开机或手动清零电路、报时电路并分别调试,最终组合测试的方式完成了9:59秒(循环)计时电路的设计.按设计实验完成之后可以实现多种功能.本文介绍了各个部分的功能,阐述了设计方法并且展示了线路布局.
关键词:计数七段显示时钟清零
正文:
一.实验目的
1.掌握常规电子器件的使用方法,了解各个器件的参数;
2.初步了解电子功能器件的按功能分部设计方法.
二.电路功能设计要求
1、设计制作一个0分00秒～9分59秒的多功能计时器,设计要求如下:
a.设计一个脉冲发生电路,为计时器提供秒脉冲（1HZ）,为报时电路提供驱动蜂鸣
器的高低脉冲信号（1KHZ、2KHZ）；
b.设计计时电路:完成0分00秒～9分59秒的计时、译码、显示功能；
c.设计清零电路:具有开机自动清零功能,并且在任何时候,按动清零开关,可以对计
时器进行手动清零.
d.设计校分电路:在任何时候,拨动校分开关,可进行快速校分.（校分隔秒）
e.设计报时电路:使数字计时器从9分53秒开始报时,每隔一秒发一声,共发三声低
音,一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz）,9分59秒发高音（频率2kHz）；
f.系统级联.将以上电路进行级联完成计时器的所有功能.
三.设计内容简介
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的,其中控制电路按照设计要求可以由校分电路、清零电路和报时电路组成.具体的原理框图如下:
四.设计原理
工作原理:由振荡器产生的稳定的高频脉冲信号,作为数字钟的时间基准,再经分频器输出标准秒脉冲.秒个位计数器记满10后向秒十位计数器进位,秒十位计满6后向分进位同时置零.计数器的输出经译码器送显示器.记时出现误差时可以用校时电路进行校分.扩展电路必须在主体电路正常运行的情况下才能进行功能扩展.
下文为分部设计介绍.
1.秒脉冲发生电路
脉冲信号发生电路完成为计时电路提供计数脉冲的功能。
实验中采用32768Hz的石英
晶体多谐振荡器作为脉冲信号源。
经分频器CD4060的多级分频，从Q14~Q4可分别获得2，4，8，1024Hz,2048Hz等不同频率的输出信号。
再将2Hz的脉冲信号经二分频电路得到1Hz的秒脉冲信号。
D触发器可实现分频器。
将D触发器的端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。
另外，4060的管脚Q4和管脚Q5分别提供2kHZ，1kHZ备用。
器件：32768Hz晶振、22MΩ电阻、20PF电容、10PF电容、CD4060、74LS74。
2.计时电路
计时电路由分计数器、秒十位计数器、秒个位计数器构成。
分计数器和秒个位计数器用CD4518BCD码计数器直接实现十进制计数功能；秒十位计数器由74LS161做成一个从0000～0101的模六计数器实现。
连接时，脉冲信号发生器生成的1HZ脉冲信号送入秒个位计数器（CD4518A）的CP端，秒个位单元中的输出1D通过一个与非门接1反转后接入74LS161的时钟端作为时钟信号完成秒个位与十位的级联(接与非门是因为,与Multisim11提供器件不同,我们使用的74LS161的CLK是上升沿触发，而1D在9~0的跳变时是下降沿）。
秒十位记数的模六用反馈置数法，2A和2C通过一与非门接入置数端，同时数据输入端均接0，实现0000~0101的模六计数功能。
将计数位2A、2C与非后作为驱动信号送入分计数器（CD4518B）的EN端，完成分计数。
则数字计数器整体的计数功能即可实现。
器件:CD4518、74LS161、74LS00.
下图的送数端口自左至右为分位,秒十位,秒个位.
3.译码显示电路
显示电路采用三片CD4511显示译码器和三个七段共阴数码管，电路从0分00秒计到9分59秒。
四线七线译码器CD4511的，分别接高电平，LE端接低电平，此时器件处于译码状态。
电路连接过程中将CD4518计数器输出QA，QB，QC，QD与译码器CD4511的输入A，B，C，D对接。
由于LED数码管实际上是一组发光二极管，因此将译码器的输出a，b，c，d，e，f，g分别与数码管的相应端对接。
连接CD4511与显示器时，应当在两者的管脚之间串上300Ω的电阻，用来限流。
器件: CC4511、300Ω电阻、LED共阴数码管
该电路完成开机清零和控制清零功能。
其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。
刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。
在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。
开机后，开关打开为正常工作状态，按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能（异步清零）。
器件：CC4069、10KΩ电阻、22μF电容
下图左端口接秒个位和分位清零端,右端口接秒十位清零端.
当校分电路开关打开时，计数器正常计数；当开关合上时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。
其工作原理是:校分开关实质上就是完成对正常秒十位进位信号和快速校分信号的选通.当开关拨至“正常”档（视为“断开”状态），则秒十位的进位信号被送到分位时钟端，否则，送1Hz方波到分位时钟端，实现快速校分。
6.报时电路
该电路完成报时功能。
设计要求为在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。
具体设计过程如下：
对于分位，仅在9分即1001B时报时，令布尔值“报时为真”为F1,绘制卡诺图。
下述DCBA均为分位.
F1 BA
01 11 10
DC 00 01 11 10
则F1=1D&1A.
对于秒十位,仅在5时即0101B时报时,令布尔值“报时为真”为F2,绘制卡诺图.下述DCBA均指秒十位.
F2 BA
01 11 10
DC 00
01
11
10
则F2=2C&2A.
对于秒个位,在3,5,7通1KHz信号.绘制卡诺图.下述DCBA均为秒个位.
1KHz BA
01 11 10
DC 00
01
11
10
1KHz=3C&3A+3B&3A
在9通2KHz信号,绘制卡诺图.
2KHz BA
01 11 10
DC 00
01
11
10
2KHz=3D&3A.综上,输出应为
F=1D&1A&2C&2A&3A&((3B+3C)&1KHz_Sig+3D&2KHz_Sig).故电路图为
五.实验中遇到的问题和解决方法
1.在实验前我进行的Multisim仿真中,74LS161计数器为下降沿触发型,但是实际使用时发现时钟上升沿方可触发.根据数字电路课程基础,我利用接一个高电平输入的与非门作为临时“非门”，将原时钟信号反转后输入74LS161的CLK，即现场解决了这一问题。
2.接入所有线路后，发现秒个位7段显示的字形不是正确的数字，而是“乱码”。
经由分析，是显示译码器问题或者译码器到显示字线路错误。
重新检查该段线路并且纠错之后，显示恢复正常。
3.功能调试完成之后，显示字的LED均有轻微的闪烁。
虽然不影响功能，但是我没有放过这一细节。
使用示波器和万用表进行大量检查之后，我发现漏连了4069的地线。
连接之后，这个小问题得以解决。
六.附录
1.参考文献
《数字逻辑电路与系统设计》蒋立平主编，电子工业出版社
《模拟电子技术基础（第四版）》童诗白华成英主编，高等教育出版社《电工仪表与电路实验技术》马鑫金编著，机械工业出版社
2.电路总图
3.元件清单
4.芯片引脚图和功能表
CC4518逻辑功能表
74LS74逻辑功能表
74LS161逻辑功能表。