与门电路和与非门电路原理

合集下载

与非门实验报告

与非门实验报告

与非门实验报告与非门实验报告一、实验背景和目的与非门是基本的逻辑门之一,它是由两个晶体管组成的,可以实现“与”和“非”的逻辑运算。

本实验的目的是通过实际搭建与非门电路,掌握与非门的基本原理和应用。

二、实验原理1. 与非门的原理与非门是由一个与门和一个反相器组成的。

与门有两个输入端A和B,一个输出端Y。

当A和B同时为高电平时,与门的输出为高电平;否则,输出为低电平。

反相器的作用是将与门的输出反转,即当与门输出低电平时,反相器的输出为高电平;当与门输出高电平时,反相器的输出为低电平。

因此,与非门的输出与输入的逻辑反相。

2. 电路图与非门的电路图如下所示:```circuitVcc|R1|A -------+--- Y|R2 || |B -----+|GND```三、实验步骤1. 搭建与非门电路根据电路图,利用两个晶体管、两个电阻和一个电源搭建与非门电路。

2. 测试与非门功能将输入端A和B分别接入高电平和低电平,观察输出端Y的电平变化。

将输入端A和B分别接入低电平和高电平,观察输出端Y的电平变化。

将输入端A和B同时接入高电平,观察输出端Y的电平变化。

将输入端A和B同时接入低电平,观察输出端Y的电平变化。

四、实验结果和分析根据实验步骤,我们搭建了与非门电路,并进行了功能测试。

测试结果如下:- 当输入端A和B分别接入高电平和低电平时,输出端Y的电平为高电平。

- 当输入端A和B分别接入低电平和高电平时,输出端Y的电平为高电平。

- 当输入端A和B同时接入高电平时,输出端Y的电平为低电平。

- 当输入端A和B同时接入低电平时,输出端Y的电平为高电平。

根据测试结果可知,与非门的输出与输入的逻辑相反,符合与非门的原理。

五、实验总结通过本次实验,我们成功搭建了与非门电路,并测试了其功能。

通过实验,我们对与非门的原理和应用有了更深入的理解。

与非门在数字电路中有着广泛的应用,例如用于加法器、减法器、多路选择器等电路的设计。

集成逻辑门电路及应用与门非门与非门

集成逻辑门电路及应用与门非门与非门

集成逻辑门电路及应用(与门,非门,与非门) 集成逻辑门电路的种类繁多,有反相器、与门和与非门、或门和或非门、异或门等,以下简单介绍几种常用的门电路及应用电路。

1.集成逻辑门电路:(1)常用逻辑门电路图形符号常用逻辑门电路图形符号见表1。

表1 常用逻辑门电路图形符号(2)反相器与缓冲器反相器是非门电路,74LS04是通用型六反相器,与该器件的逻辑功能且引脚排列兼容的器件有74HC04,CD4069等。

74LS05也是六反相器,该器件的逻辑功能和引脚排列与74LS04相同,不同的是74LS05是集电极开路输出(0C门),在实际使用时,必须在输出端至电源正端接上拉电阻。

缓冲器的输出与输人信号同相位,它用于改变输人输出电平及提高电路的驱动能力,74LS07是集电极开路输出同相输出驱动器,该器件的输出高电压达30V,灌电流达40mA,与之兼容的器件有74HC07,74HCT07 等。

74LS04,CD4069引脚排列图如图1所示。

图1 74LS04,CD4069引脚排列图(3)与门和门与非与门和与非门种类繁多,常见的与门有2输入、3输入、4输入与门等;与非门有2输入、3输入、4输入、8输入等,常见的74LS系列(74HC系列)与门和与非门引脚排列图如图2所示。

图2 常见的74LS系列(74HC系列)与门和与非门引脚排列图74LS08是四2输人与门,74LS00和CD4011是四2输入与非门,74LS20是双4输人与非门。

2.集成门电路的应用(1)定时灯光提醒器电路如图3所示,由六非门CD4069(仅用到其中两个非门,分别用IC-1和IC-2表示)和电阻、电容、电源等组成,此电路可以在1~25分钟内预定提醒时间,使用时,利用时间标尺预定时间,打开电源开关,定时器绿灯亮,表示开始计时,到了预定的时间,绿灯灭,红灯亮。

电路的工作原理:当开关在开的位置时,C上的电压由0V逐渐上升,上升的速度由R1,RP和C决定,第一个反相器的输人端的电位由电容C上的电压决定,在C上的电压比较低时,对第一个非门IC-1的输人来说为低电平,IC-1的输出为高电平,绿灯亮,第二个非门IC-2的输出为低电平,红灯开不亮。

实验一:与门、与非门等门电路实验

实验一:与门、与非门等门电路实验

广东技术师范学院实验报告学院: 计算机科学与技术 专业: 计算机科学与技术 班级: 08计本(2)成绩:姓名: 陈振凯 学号: 20080342431352008034243129 组别: 组员: 陈振凯 李晓勤实验地点: 工业中心508 实验日期: 2010-03-17 指导教师签名:实验 (一) 项目名称:与门、与非门等门电路实验一:实验项目的名称:与门、与非门等门电路实验二:实验目的:1. 了解STE-3基本模块的供电方式。

2. 熟悉STE-3基本模块的使用。

3. 熟悉并掌握各门电路的逻辑功能。

三:实验原理:STE-3模块使用时,实验板、电源、适配器是必须配备的单元。

插上电源,连接适配器的连接插头,把适配器安置在实验板,此时,实验板上已通上了5V 直流电,其它模块安置在实验板,5V 直流电通过实验板供给各模块。

(模块上有一个方向定位杆 ,保证5V 供电准确)适配器除了供给5V 电源功能外,还带有一个按钮开关,1路25Hz 的脉冲(2:1端口),1路1HZ 的脉冲(50:1端口),脉冲信号必须在R 端口接0时才有输出。

各种实验模块安置在实验板上,可以横放,可以竖放。

基本门电路有与门、或门和非门:与非门是由与门和非门有机组合而成的。

或非门是由或门和非门有机组合而成的。

四:实验器材:名称数量型号 1. 适配器 1只 SD128 2. 四位输入器 1只 SD101 3. 4与门 1只 SD103 4. 4或门 1只 SD109 5. 4异或门 1只 SD122 6. 4与非门 1只 SD108 7. 4或非门 1只 SD121 8. 电源 1只 5V 9.实验板1块5孔10.电子导线若干五:实验内容与步骤:步骤一:用4与门进行的与门实验像这样由四个部分组成的元件,包含四个完全独立的逻辑门,每个门都有两个输入端和一个输出端。

通过改变输入器上的转换开关来得到想要的变量,观察输出端上LED指示灯的变化。

逻辑门电路基础知识讲解

逻辑门电路基础知识讲解

+VCC RP
& L1
L
&
L2
+5V 270Ω
&
OC门进行线与时,外接上拉电阻RP的选择: (1)当输出高电平时,
RP不能太大。RP为最大值时要保证输出电压为VOH(min), 由
得:
+VCC RP
&
VOH
II H &
…… ……
II H
n
m
&
II H
&
(2)当输出低电平时, RP不能太小。RP为最小值时要保证输出电压为VOL(max), 由
1 1
33
D
A
31
T1A
T22A T22B
13
T1B
B
L
3
1
2T3
A
≥1
R3
B
(a)
(b)
L=A+B
3.与或非门
R1A
R2
R1B
1
+V CC R4
3
T2 4
1 1
33
D
A1
31
T1A
T22A T22B
13
T1B
B1LA2源自B2312T3 R3
4.集电极开路门( OC门)
在工程实践中,有时需要将几个门的输出端并联使用,以实现与逻辑, 称为线与。普通的TTL门电路不能进行线与。 为此,专门生产了一种可以进行线与的门电路——集电极开路门。
低电平噪声容限 VNL=VOFF-VOL(max)=0.8V-0.4V=0.4V 高电平噪声容限 VNH=VOH(min)-VON=2.4V-2.0V=0.4V
四、TTL与非门的带负载能力

CMOS门电路

CMOS门电路

CMOS门电
CMOS组合逻辑门的实现
• 每个输入端必接到一对NMOS和 PMOS管栅极上 • 构成组合逻辑的NMOS和PMOS必 须互补 • NMOS串联实现“与” • NMOS并联实现“或”
CMOS门电
CMOS组合逻辑门的实现
• NMOS支路并联实现各支路函数的 “或” • 各部分逻辑函数串联时实现“与” 以上构成CMOS电路的NMOS部分 • 输出为NMOS部分的“反” • PMOS部分为NMOS部分的对偶电路
CMOS门电
即:
0 0 0 1 1 0 1 1
1 0 0 0
可以看出,输出F与输入A,B 之间是“或非”逻辑
F = A+ B
CMOS门电
怎 么 样 实 现 “与 ” “或 ” 逻 辑 ? 只要在上述的CMOS“与 非门”或者“或非门” 电路后再加一级倒相器 就可以得到相应的 CMOS“与门”或者“或 门”电路了
CMOS门电路 CMOS门电路
回 顾
基本逻辑关系
“与” F=AB “或” F=A+B
“与非” F = AB “或非” F = A+ B “异或”
F = A ⊕ B = AB + AB
CMOS门电
CMOS基本逻辑门电路 CMOS基本逻辑门电路 S与非门及或非门
VDD
COMS与非门电路
T3 T4
F = A• B
P并N串
A
T2
T1
B
CMOS门电
工作原理
① 当输入端输入的均为“1”,T1,T2管都 导通,T3,T4都截止,输出“O” ② 若输入端中有一个输入“0”,则由于两 个串联的N管中有一个截止,使得输出对 地不能构成通路,同时,由于并联的P管 中有一个导通,因而输出和电源之间可以 形成通路,输出“1” ③ 若输入端输入的都为“0”,T1,T2管都 截止,T3,T4管都导通,输出“1”

八种门电路工作原理

八种门电路工作原理

八种门电路工作原理
1. 与门(AND Gate):当所有输入口的电平都为高电平时,
输出口为高电平;否则,输出口为低电平。

2. 或门(OR Gate):当任何一个输入口的电平为高电平时,
输出口为高电平;只有当所有输入口的电平都为低电平时,输出口为低电平。

3. 非门(NOT Gate):输出口的电平与输入口的电平相反。

4. 异或门(XOR Gate):当输入口的电平相异时,输出口为
高电平;否则,输出口为低电平。

5. 与非门(NAND Gate):当所有输入口的电平都为高电平时,输出口为低电平;否则,输出口为高电平。

6. 或非门(NOR Gate):当任何一个输入口的电平为高电平时,输出口为低电平;只有当所有输入口的电平都为低电平时,输出口为高电平。

7. 异或非门(XNOR Gate):当输入口的电平相异时,输出口为低电平;否则,输出口为高电平。

8. 三态门(Tri-state Gate):除了有高电平和低电平两种状态
之外,还具有第三种状态,即高阻态。

在该状态下,输入和输出之间的连接断开,使得输入不影响输出。

(以上为八种常见的门电路工作原理)。

与非门方波发生电路原理

与非门方波发生电路原理

与非门方波发生电路原理
与非门(NAND gate)是一种基本逻辑门电路,它具有两个输入和一个输出。

与非门的电路原理如下:
1. 与非门的输入端分为两个,分别标记为A和B。

2. 输入端A和B分别通过一个反向器(NOT gate)得到A'和B',即A'为A的反相信号,B'为B的反相信号。

3. A'和B'分别经过一个与门(AND gate)得到A'·B',即A'和B'的与运算结果。

4. A'·B'通过一个反向器得到输出信号Y,即Y为A和B的与非运算结果。

与非门的逻辑功能如下:
当A和B同时为1时,经过与门得到1;当A和B有一个或两个为0时,经过与门得到0。

然后经过反向器得到与非运算结果。

与非门的真值表如下:
A B | Y
-------|-----
0 0 | 1
0 1 | 1
1 0 | 1
1 1 | 0
与非门可用于实现其他逻辑门电路,如与门、非门、或门等。

门电路的工作原理

门电路的工作原理

门电路的工作原理
门电路是一种常见的数字电路,用于实现逻辑运算。

它由一个或多个输入信号和一个输出信号组成。

门电路的工作原理基于布尔代数的逻辑运算,即将输入信号进行逻辑与、逻辑或、逻辑非等运算,并根据逻辑运算结果,生成相应的输出信号。

逻辑门电路一般使用晶体管作为开关器件。

以与门为例,当所有输入信号都为高电平时,即逻辑1,晶体管的基极电压高于其发射极,导通电流,从而使输出信号为高电平。

若有一个或多个输入信号为低电平,即逻辑0,晶体管的基极电压低于其发射极,截止电流,从而使输出信号为低电平。

或门电路的工作原理与与门类似,只不过输出信号的逻辑是在所有输入信号中只要有一个是高电平时,输出为高电平,否则输出为低电平。

非门电路的工作原理是对输入信号进行取反操作,即输入信号为高电平时,输出信号为低电平;输入信号为低电平时,输出信号为高电平。

除了基本的与门、或门、非门之外,还有其他逻辑门电路,如与非门、或非门、异或门等,它们的工作原理基本上与前述门电路类似,仅仅是逻辑运算的具体方式略有不同。

门电路广泛应用于数字电路中的逻辑运算、数据处理、信息传输等领域,是数字电路设计中必不可少的基本组件之一。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

什么就是与门电路及与非门电路原理?什么就是与门电路从小巧的电子手表,到复杂的电子计算机,它们的许多元件被制成集成电路的形式,即把几十、几百,甚至成干上万个电子元件制作在一块半导体片或绝缘片上。

每种集成电路都有它独特的作用。

有一种用得最多的集成电路叫门电路。

常用的门电路有与门、非门、与非门。

什么就是门电路“门”顾名思义起开关作用。

任何“门”的开放都就是有条件的。

例如.一名学生去买书包,只买既好瞧又给买的,那么她的家门只对“好瞧”与“结实”这两个条件同时具备的书包才开放。

门电路就是起开关作用的集成电路。

由于开放的条件不同,而分为与门、非门、与非门等等。

与门我们先学习与门,在这之前请大家先瞧图15-16,懂得什么就是高电位,什么就是低电位。

图15-17甲就是我们实验用的与用的与门,它有两个输入端A、B与一个输出端。

图15-17乙就是它连人电路中的情形,发光二极管就是用来显示输出端的电位高低:输出端就是高电位,二极管发光;输出端就是低电位,二极管不发光。

实验照图15-18甲、乙、丙、丁的顺序做实验。

图中由A、B引出的带箭头的弧线,表示把输入端接到高电位或低电位的导线。

每次实验根据二极管就是否发光,判定输出端电位的高低。

输入端着时,它的电位就是高电位,照图15-18戊那样,让两输人端都空着,则输出瑞的电位就是高电位,二极管发光。

可见,与门只在输入端A与输入端B都就是高电位时,输出端才就是高电位;输入端A、B只要有一个就是低电位,或者两个都就是低电位时,输出端也就是低电位。

输人端空着时,输出端就是高电位。

与门的应用图15-19就是应用与门的基本电路,只有两个输入端A、B同低电位间的开关同时断开,A与B才同时就是高电位,输出端也因而就是高电位,用电器开始工作。

实验照图15-20连接电路。

图中输入端与低电位间连接的就是常闭按钮开关,按压时断开,不压时接通。

观察电动机在什么情况下转动。

如果图15-20的两个常闭按钮开关分别装在汽车的前后门,图中的电动机就是启动汽车内燃机的电动机,当车间关紧时常闭按钮开关才能被压开,那么这个电路可以保证只有两个车门都关紧时汽车才能开动。

与非门,与非门就是什么意思DTL与非门电路:常将二极管与门与或门与三极管非门组合起来组成与非门与或非门电路,以消除在串接时产生的电平偏离,并提高带负载能力。

图2.1.5所示就就是由三输入端的二极管与门与三极管非门组合而成的与非门电路。

其中,作了两处必要的修正:(1)一将电阻Rb换成两个二极管D4、D5,作用就是提高输入低电平的抗干扰能力,即当输入低电平有波动时,保证三极管可靠截止,以输出高电平。

(2)二就是增加了R1,目的就是当三极管从饱与向截止转换时,给基区存储电荷提供一个泻放回路。

该电路的逻辑关系为:(1)当三输入端都接高电平时(即VA=VB=VC=5V),二极管D1~D3都截止,而D4、D5与T导通。

可以验证,此时三极管饱与,VL=VCES≈0、3V,即输出低电平。

(2)在三输入端中只要有一个为低电平0、3V时,则阴极接低电平的二极管导通,由于二极管正向导通时的钳位作用,VP≈1V,从而使D4、D5与T都截止,VL=VCC=5V,即输出高电平。

可见该电路满足与非逻辑关系,即:把一个电路中的所有元件,包括二极管、三极管、电阻及导线等都制作在一片半导体芯片上,封装在一个管壳内,就就是集成电路。

图2.1.5就就是早期的简单集成与非门电路,称为二极管—三极管逻辑门电路,简称DTL电路。

TTL逻辑门电路:DTL电路虽然结构简单,但因工作速度低而很少应用。

由此改进而成的TTL电路,问世几十年来,经过电路结构的不断改进与集成工艺的逐步完善,至今仍广泛应用,几乎占据着数字集成电路领域的半壁江山。

TTL与非门的基本结构及工作原理1.TTL与非门的基本结构我们以DTL与非门电路为基础,根据提高电路功能的需要,从以下几个方面加以改进,从而引出TTL与非门的电路结构。

首先考虑输入级,DTL就是用二极管与门做输入级,速度较低。

仔细分析我们发现电路中的Dl、D2、D3、D 4的P区就是相连的。

我们可用集成工艺将它们做成—个多发射极三极管。

这样它既就是四个PN结,不改变原来的逻辑关系,又具有三极管的特性。

一旦满足了放大的外部条件,它就具有放大作用,为迅速消散T2饱与时的超量存储电荷提供足够大的反向基极电流,从而大大提高了关闭速度。

详细情况后面再讲。

第二,为提高输出管的开通速度,可将二极管D5改换成三极管T2,逻辑关系不变。

同时在电路的开通过程中利用T2的放大作用,为输出管T3提供较大的基极电流,加速了输出管的导通。

另外T2与电阻RC2、RE2组成的放大器有两个反相的输出端VC2与VE2,以产生两个互补的信号去驱动T3、T4组成的推拉式输出级。

第三,再分析输出级。

输出级应有较强的负载能力,为此将三极管的集电极负载电阻RC换成由三极管T4、二极管D与RC4组成的有源负载。

由于T3与T4受两个互补信号Ve2与Vc2的驱动,所以在稳态时,它们总就是一个导通,另一个截止。

这种结构,称为推拉式输出级。

2.TTL与非门的逻辑关系因为该电路的输出高低电平分别为3、6V与0、3V ,所以在下面的分析中假设输入高低电平也分别为3、6V与0、3V。

(1)输入全为高电平3、6V时。

T2 、T3导通,VB1=0、7×3=2、1(V),从而使T1的发射结因反偏而截止。

此时T1的发射结反偏,而集电结正偏,称为倒置放大工作状态。

由于T3饱与导通,输出电压为:VO=VCES3≈0、3V这时VE2=VB3=0、7V,而VCE2=0、3V,故有VC2=VE2+ VCE2=1V。

1V的电压作用于T4的基极,使T4与二极管D都截止。

可见实现了与非门的逻辑功能之一:输入全为高电平时,输出为低电平。

(2)输入有低电平0、3V时。

该发射结导通,T1的基极电位被钳位到VB1=1V。

T2、T3都截止。

由于T2截止,流过RC2的电流仅为T4的基极电流,这个电流较小,在RC2上产生的压降也较小,可以忽略,所以VB4≈VCC=5V ,使T4与D导通,则有:VO≈VCC-VBE4-VD=5-0、7-0、7=3、6(V)可见实现了与非门的逻辑功能的另一方面:输入有低电平时,输出为高电平。

综合上述两种情况,该电路满足与非的逻辑功能,就是一个与非门。

TTL与非门的开关速度:1.TTL与非门提高工作速度的原理(1)采用多发射极三极管加快了存储电荷的消散过程。

设电路原来输出低电平,当电路的某一输入端突然由高电平变为低电平,T1的一个发射结导通,VB1变为1V。

由于T2、T3原来就是饱与的,基区中的超量存贮电荷还来不及消散,VB2仍维持1、4V。

在这个瞬间,T1为发射结正偏,集电结反偏,工作于放大状态,其基极电流iB1=(VCC-VB1)/Rb1图2.2.5 多发射极三极管消散T2存储电荷的过程集电极电流iC1=β1iB1。

这个iC1正好就是T2的反向基极电流iB2,可将T2的存贮电荷迅速地拉走,促使T2管迅速截止。

T2管迅速截止又使T4管迅速导通,而使T3管的集电极电流加大,使T3的超量存贮电荷从集电极消散而达到截止。

(2)采用了推拉式输出级,输出阻抗比较小,可迅速给负载电容充放电。

2.TTL与非门传输延迟时间tpd当与非门输入一个脉冲波形时,其输出波形有一定的延迟,如图所示。

定义了以下两个延迟时间:导通延迟时间tPHL——从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。

截止延迟时间tPLH——从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。

与非门的传输延迟时间tpd就是tPHL与tPLH的平均值。

即一般TTL与非门传输延迟时间tpd的值为几纳秒~十几个纳秒。

TTL与非门的电压传输特性及抗干扰能力1.电压传输特性曲线与非门的电压传输特性曲线就是指与非门的输出电压与输入电压之间的对应关系曲线,即V=f(Vi),它反映了电路的静态特性。

(1)AB段(截止区)。

(2)BC段(线性区)。

(3)CD段(过渡区)。

(4)DE段(饱与区)。

2.几个重要参数从TTL与非门的电压传输特性曲线上,我们可以定义几个重要的电路指标。

(1)输出高电平电压VOH——VOH的理论值为3、6V,产品规定输出高电压的最小值VOH(min)=2、4V,即大于2、4V的输出电压就可称为输出高电压VOH。

(2)输出低电平电压VOL——VOL的理论值为0、3V,产品规定输出低电压的最大值VOL(max)=0、4V,即小于0、4V的输出电压就可称为输出低电压VOL。

由上述规定可以瞧出,TTL门电路的输出高低电压都不就是一个值,而就是一个范围。

(3)关门电平电压VOFF——就是指输出电压下降到VOH(min)时对应的输入电压。

显然只要Vi<VOff,Vo 就就是高电压,所以VOFF就就是输入低电压的最大值,在产品手册中常称为输入低电平电压,用VIL(max)表示。

从电压传输特性曲线上瞧VIL(max)(VOFF)≈1、3V,产品规定VIL(max)=0、8V。

(4)开门电平电压VON——就是指输出电压下降到VOL(max)时对应的输入电压。

显然只要Vi>VON,Vo就就是低电压,所以VON就就是输入高电压的最小值,在产品手册中常称为输入高电平电压,用VIH(min)表示。

从电压传输特性曲线上瞧VIH(min)(VON)略大于1、3V,产品规定VIH(min)=2V。

(5)阈值电压Vth——决定电路截止与导通的分界线,也就是决定输出高、低电压的分界线。

从电压传输特性曲线上瞧,Vth的值界于VOFF与VON之间,而VOFF与VON的实际值又差别不大,所以,近似为Vth≈VOFF ≈VON。

Vth就是一个很重要的参数,在近似分析与估算时,常把它作为决定与非门工作状态的关键值,即Vi <Vth,与非门开门,输出低电平;Vi>Vth,与非门关门,输出高电平。

Vth又常被形象化地称为门槛电压。

Vth的值为1、3V~1、4V。

3.抗干扰能力TTL门电路的输出高低电平不就是一个值,而就是一个范围。

同样,它的输入高低电平也有一个范围,即它的输入信号允许一定的容差,称为噪声容限。

在图2.2.11中若前一个门G1输出为低电压,则后一个门G2输入也为低电压。

如果由于某种干扰,使G2的输入低电压高于了输出低电压的最大值VOL(max),从电压传输特性曲线上瞧,只要这个值不大于VOFF,G2的输出电压仍大于VOH(min),即逻辑关系仍就是正确的。

因此在输入低电压时,把关门电压VOFF 与VOL(m ax)之差称为低电平噪声容限,用VNL来表示,即低电平噪声容限VNL=VOFF-VOL(max)=0、8V-0、4V=0、4V若前一个门G1输出为高电压,则后一个门G2输入也为高电压。

相关文档
最新文档