移位寄存器实验报告
高等教育工科四位左移右移寄存器的实验报告
四位左移/右移寄存器一、实验目的1、掌握双向移位寄存器的组成和工作原理；2、掌握双向移位寄存器逻辑功能；3、了解双向移位寄存器的应用；4、学可层次设计的方法二、实验内容1、仿真并下载验证四位并行存取双向移位寄存器（74194）的逻辑功能。
①画出 74194 实现左移的电路图及波形仿真图。
②画出 74194 右移的电路图和波形仿真图。
③画出 74194 并入置数的电路图和波形仿真图。
2、设计并实现一个四位左/右移位寄存器。
要求画出电路测试图；逻辑仿真，记录仿真图波形；下载验证，记录管脚分配和实验结果。
三、实验平台及实验方法用电路图输入法完成（74194），对其进行逻辑功能运用MaxplusII软件进行波形仿真再结合FPGA（即对试验箱的芯片进行编译）下载验证。
四、实验原理maxplusII内部关于74194器件的真值表maxplusII内部关于74194器件的电路的连接图五、实验操作门电路图实验过程：1.启动MaxplusII软件；2.新建一个逻辑图编辑界面，点Max+plus II→Grahic Editor，根据逻辑原理图编辑逻辑图；3．编译。
保存文件，进行编译。
若编译结果出现0 error，0 warnings则说明编译通过；4．仿真波形。
点Max+plus II→Waveform editor,出现波形图的设置界面，然后点Node→Enter Nodes from SNF→list,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus II→Simulator，即可仿真出输出的波形。
5．配置芯片。
点Max+plus II→Floorplan editor，将 Unassigned Nodes & 栏中，电路的输入输出节点标号直接用鼠标“拖到” 想分配的引脚上,Max+plusII→programmer→configuer,然后就可以操作试验箱，观察工作情况。
四位左移/右移寄存器电路实现：波形图：注释：s0为右移使能端s1为左移使能端r为右移串行输入l为左移串行输入clr为清零端clk为时钟触发沿d b c a为输入端qd qc qb qa为输出端波形图分析：（波形图结果分析根据右移/左移使能端钟触发沿和清零端讨论）0000结果出现的原因分析：右移使能端和左移使能端都无效，时钟触发沿为下降沿，不实现移位寄存器的功能，输入dcba 为0000，输出与输入保持一致，即输出qd qc qb qa为00000001结果出现的原因分析：右移使能端有效而左移使能端无效，时钟触发沿为上升沿，清零端置为1，实现右移的功能，右移串行输入为1，上一个结果为0000，所以输出qd qc qb qa为00010011结果出现的原因分析：1、右移使能端和右移使能端都有效，时钟触发沿为上升沿，清零端置为1，实现送数的功能，输入dcba为0011，输出qd qc qb qa为00112、右移使能端和左移使能端都无效，时钟触发沿为上升沿，清零端置为1，实现保持的功能，输出与上一个结果一致，输出qd qc qb qa为00111001结果出现的原因分析：右移使能端无效而左移使能端有效，时钟触发沿为上升沿，清零端置为1，实现左移的功能，左移串行输入为1，上一个结果为0011，所以输出qd qc qb qa为10011000结果出现的原因分析：右移使能端和右移使能端都有效，时钟触发沿为上升沿，清零端置为1，实现送数的功能，输入dcba为1000，输出qd qc qb qa为10000001结果出现的原因分析：右移使能端有效而左移使能端无效，时钟触发沿为上升沿，清零端置为1，实现右移功能，右移串行输入为1，上一个结果为1000，所以，输出qd qc qb qa为00011100结果出现的原因分析：1、右移使能端和右移使能端都有效，时钟触发沿为上升沿，清零端置为1，实现送数的功能，输入dcba为1100，输出qd qc qb qa为11002、右移使能端和左移使能端都无效，时钟触发沿为上升沿，清零端置为1，实现保持的功能，输出与上一个结果一致，输出qd qc qb qa为11001110结果出现的原因分析：右移使能端无效而左移使能端有效，时钟触发沿为上升沿，清零端置为1，实现左移的功能，左移串行输入为1，上一个结果为1100，所以输出qd qc qb qa为11100000结果出现的原因分析：清零端置为0，有效，所以输出qd qc qb qa为0000引脚分配注释：72号引脚:a 26号引脚:qa 122号引脚：clk72号引脚:b 27号引脚:qb78号引脚:c 28号引脚:qc79号引脚:d 29号引脚:dq80号引脚:l81号引脚:r82号引脚：s083号引脚：s186号引脚：clr八位左移/右移寄存器电路实现波形图：注释：s0为右移使能端s1为左移使能端r为右移串行输入l为左移串行输入clr为清零端clk为时钟触发沿d7 d6 d5 d4 d3 d2 d1 d0为输入端q7 q6 q5 q4 q3 q2 q1 q0为输出端引脚分配注释：72~73号引脚：d0~d1 18~23号引脚：q0~q5 122号引脚：clk78~83号引脚：d2~d7 26~27号引脚：q6~q787~88号引脚：l~r88~89号引脚：s0~s190号引脚：clr六、实验结果74194器件逻辑功能：当清零端clr置为0时，74194实现清零功能，即输出为0000当清零端clr置为1时，时钟触发沿为上升沿，右移使能端和左移使能端同时有效，74194实现送数功能，输出与输入相同当清零端clr置为1时，时钟触发沿为上升沿，右移使能端有效和左移使能端无效，74194实现右移功能当清零端clr置为1时，时钟触发沿为上升沿，右移使能端无效和左移使能端有效，74194实现左移功能当清零端clr置为1时，时钟触发沿为上升沿，右移使能端和左移使能端无效，74194实现保持功能当清零端clr置为1时，时钟触发沿为下降沿，实现保持功能。
实验八 移位寄存器及其应用
实验八移位寄存器及其应用一、实验目的１、掌握中规模4位双向移位寄存器逻辑功能及使用方法。
２、熟悉移位寄存器的应用—实现数据的串行、并行转换和构成环形计数器。
二、实验原理１、寄存器使一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下一次左移或右移。
既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。
根据移位寄存器存取信息的方式不同分为：串如串出、串如并出、并入串出、并入并出四种形式。
２、本实验选用的4位双向通用移位寄存器，型号为CC40194或74LS194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图8-1所示。
其中D0、D1、D2、D3为并行输入端；Q0、Q1、Q2、Q3为并行输出端；S R为右移串行输入端，S L为左移串行输入端；S1、S0为操作模式控制端；C R为直接无条件清零端；CP为时钟脉冲输入端。
功能见表8-1。
３、移位寄存器的应用可构成移位寄存器形计数器；：顺序脉冲发生器；串行累加器；可用作数据转换，即把串行数据转换为并行数据等。
本实验研究移位寄存器用作环形计数器和数据的串、并行转换。
⑴环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如图8—2所示，把输入端和右移串行输入端相连接，设初始状态Q0Q1Q2Q3=1000，则在时钟脉冲作用下Q0Q1Q2Q3将依次变为0100 → 0010 → 0001 → 1000→……，如表8—2所示，可见它是一个具有四个有效状态的计数器，这种类型的计数器通常称为环形计数器。
图8—2电路可以由各个输出端输出在实践上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。
如果将输出与左移串行输入端相连接，即可达到左移循环移位。
⑵串行/并行转换器串行/并行转换是指串行输入的数码，经转换电路之后变成并行输出。
图8—3是用二片CC40194（74LS194）四位双向移位寄存器组成的七位串/并行数据转换电路。
实验九 移位寄存器及其应用
实验九移位寄存器及其应用一、实验目的1.掌握中规模四位双向移位寄存器的逻辑功能2.熟悉移位寄存器的应用——实现数据的串行-并行转换和构成环形计数器二、实验设备及器件1.数字电路实验箱2.74LS194（CC40194）×2，CC4011（74LS00），CC4068（74LS30）三、实验内容及步骤1.测试74LS194的逻辑功能按图9-5接线，CR、S1、S0、S L、S R、D0、D1、D2、D3、Q0、Q1、Q2、Q3分别接至逻辑电平显示器的输入插口，CP接单次脉冲源。
按表9-5测试（1）清零令CR=0，其它输入为任意状态，这时寄存器输出Q0、Q1、Q2、Q3应均为零（2）送数令1CR，S0=S1=1，送入任意四位二进制数，如D0D1D2D3=abcd，加CP脉冲，观察CP=0、CP由0→1、CP由1→0三种情况下寄存器输出状态的变化，观察寄存器输出状态变化是否发生在CP脉冲上升沿（3）左移令1CR、S1=0、S0=1，由右移串行输入端S L送入二进制数码如1111，=由CP端连续加四个CP脉冲，观察输出端情况，记录之（4）右移令1CR、S1=0、S0=1，由右移串行输入端S R送入二进制数码如0100，=连续加四个CP脉冲，观察输出，记录之（5）保存寄存器预置任意四位二进制数码abcd，然后令1CR、S1=S0=0，加=CP脉冲，观察输出，记录之表9-52、环行计数器自拟实验线路用并行送数法预置寄存器为某二进制数（如0100），然后进行右移循环，观察寄存输出，记入表9-6中表9-63、实现数据的串行-并行转换（1）串行输入-并行输出按图9-3接线，进行右移串入-并出实验，串入数码自定；改接线路用左移方式实现并行输出。
自拟表格，记录之（2）并行输入-串行输出按图9-4接线，进行右移并入-串出实验，并入数码自定。
再改接线路用左移方式实现串行输出。
自拟表格，记录之。
实验十四 移位寄存器及其应用
实验十四移位寄存器及其应用一、实验目的1.掌握四位双向移位寄存器的逻辑功能与使用方法。
2.了解移位寄存器的使用—实现数据的串行，并行转换和构成环形计数器。
二、实验原理1、移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。
既能左移又能右移的称为双向移位寄存器，只需要改变左右移的控制信号便可实现双向移位要求。
根据寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194或CC40194，两者功能相同，可互换使用，其逻辑符号及引脚排列如图14-1所示。
图14-1 74LS194(或CC40194)的逻辑符号及引脚排列表14-1 74LS194的功能表其中D3、D2、D1、D0为并行输入端；Q3、Q2、Q1、Q0为并行输出端；SR为右移串行输入端，SL为左移串行输入端；S1、S0为操作模式控制端；MR为无条件清零端；CP为时钟脉冲输入端。
74LS194有5种不同的操作模式：即并行送数寄存，右移（方向由Q3->Q0），左移（方向由Q0->Q3），保持及清“0”。
S1、S0和端的控制作用如表14-1所示。
2、移位寄存器应用很广，可构成移位寄存器型计数器、顺序脉冲发生器和串行累加器；可用作数据转换，即把串行数据转换为并行数据，或把并行数据转换为串行数据等。
（1）环形计数器把移位寄存器的输出反馈到它的串行输入端，就可以进行循环移位，如下图所示。
图14-2 环形计数器示意图将输出端Q3与输入端SR相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次右移。
同理，将输出端Q0与输入端SL相连后，在时钟脉冲的作用下Q0Q1Q2Q3将依次左移。
（2）实现数据串、并转换○1串行/并行转换器串行/并行转换是指串行输入的数据，经过转换电路之后变成并行输出。
下面是用两片74LS194构成的七位串行/并行转换电路。
数电实验报告 移位寄存器功能测试及设计
实验报告实验六移位寄存器功能测试及设计2.6.1实验目的（1）掌握移位寄存器的工作原理与逻辑功能。
（2）掌握集成移位寄存器74LS74的逻辑功能及应用。
2.6.2实验仪器设备与主要器件实验箱一个；双踪示波器一台；稳压电源一台；函数发生器一台。
74LS74两块；74LS194两块；74LS283两块。
2.6.3实验原理1.双向移位寄存器双向移位寄存器是指在控制信号作用下，既能左移又能右移的多功能移位寄存器。
此外它还有并行输入置数、保持和异步清零等功能。
74LS194是一个典型的4位双向移位寄存器，其中，Rd为异步清零输入端，S1、S0为工作方式选择端。
D0、D1、D2、D3是数据输入端，Q0、Q1、Q2、Q3为并行数据输出端，D1L、D1R分别为左移、右移数据输出端，CP上升沿触发。
2.双向移位寄存器74LS194的应用（1）形成计数器电路，其中D1R=Q3。
0000——1000——1100——1110——1111——0111——0011——0001——0000（2）组成模12计数器电路。
000000——100000——110000——111000——111110——111111——011111——001111——000111——000011——000001——000000。
（3）形成并串转换电路。
2.6.4实验内容(2)如简图2-6-6所示，两个二进制数A(a0a1a2a3)、B（b0b1b2b3）分别存入74LS194（A）、74LS194（B），然后对它们按位相加，其和放入74LS1949（A）的移位输入中。
试才用全加器74LS283和D触发器74LS74组成能实现上述功能的电路，在74LS194（A）输出端Q0、Q1、Q2、Q3用发光二极管指示。
完善图2-6-6并依此图线调试电路，以表格的形式记录四个脉冲后的结果。
cp S0S1 B A Q0 1 0 0010 0011 00111 1 0 1001 1001 10012 1 0 1100 0100 01003 1 0 1110 1010 10104 1 0 1111 0101 0101(3)按单向移位寄存器的电路图2-6-1接线，实现串入-并出，并入-串出两种工作方式的输出序列。
移位寄存器实验报告
移位寄存器实验报告姓名：陈素学号：3120100621 专业：软件工程课程名称：逻辑与计算机设计基础实验同组学生姓名：张闻实验时间：y yyy-mm-dd 实验地点：紫金港东4-509 指导老师：一、实验目的和要求掌握移位寄存器的工作原理及设计方法掌握串、并数据转换的概念与方法了解序列信号在CPU控制器设计中的应用二、实验内容和原理2.1 实验原理带并行置入的移位寄存器移位寄存器：每来一个时钟脉冲，寄存器中的数据按顺序向左或向右移动一位必须采用主从触发器或边沿触发器不能采用电平触发器数据移动方式：左移、右移数据输入输出方式串行输入，串行输出串行输入，并行输出并行输入，串行输出串行输入的移位寄存器使用D触发器，可构成串行输入的移位寄存器2.2 标题<正文>带并行输入的右移移位寄存器数据输入移位寄存器的方式：串行输入、并行输入带并行输入的8位右移移位寄存器module shift_reg(clk, S, s_in, p_in, Q); input wire clk, S, s_in; input wire [7:0] p_in; output wire [7:0] Q; wire [7:0] D; wire nS;FD FDQ0(.C(clk), .D(D[0]), .Q(Q[0])), FDQ1(.C(clk), .D(D[1]), .Q(Q[1])), FDQ2(.C(clk), .D(D[2]), .Q(Q[2])), FDQ3(.C(clk), .D(D[3]), .Q(Q[3])), FDQ4(.C(clk), .D(D[4]), .Q(Q[4])), FDQ5(.C(clk), .D(D[5]), .Q(Q[5])), FDQ6(.C(clk), .D(D[6]), .Q(Q[6])), FDQ7(.C(clk), .D(D[7]), .Q(Q[7]));OR2 D0_L(.I0(L_0), .I1(R_0), .O(D[0])), D1_L(.I0(L_1), .I1(R_1), .O(D[1])), D2_L(.I0(L_2), .I1(R_2), .O(D[2])), D3_L(.I0(L_3), .I1(R_3), .O(D[3])), D4_L(.I0(L_4), .I1(R_4), .O(D[4])),串行输入SD5_L(.I0(L_5), .I1(R_5), .O(D[5])), D6_L(.I0(L_6), .I1(R_6), .O(D[6])), D7_L(.I0(L_7), .I1(R_7), .O(D[7]));并行－串行转换器 没有启动命令时并行－串行转换器ser_out并行输入par_in 移位输入7位并行-串行转换器ser_out并行输入par_in 移位输入7位并行-串行转换器2.1 实验内容用Verilog HDL语言，采用结构化描述方法设计一个8位带并行输入的右移移位寄存器。
数字电路课程_移位寄存器功能测试实验报告
实验报告
一、实验名称：移存器功能测试
二、实验内容：
1、利用两块74HC（LS）74（四个触发器）构成一个单向的
移位寄存器
由于在MULTISIM中未找到双D触发器，如图1为用两
个D触发器代替双D触发器，连线大致相同。
图1
2、测试74HC（LS）194的功能
S S=00保持
（1）
10
图2 S S=01右移
（2）
10
图3
S S=10左移
（3）
10
图4
S S=11并行送数
（4）
10
图5
3、用两片74HC（LS）194做出模16的扭环计数器
利用两片74HC （LS ）194级联，将第一片74HC （LS ）194的Q 3输出端接到第二片74HC （LS ）194的D 0,再按31SR D Q 将第二片Q 3输出端和高电平+5V 共同输入与非门74LS00，把与非门的输出接到第一片的SR D ，连接电路如图
6。
图6
三、注意事项
1、集成电路要轻插轻拔。
四、收获
1、 实际操作中，74LS74双列直插式元件每列为8个引脚，
和实验指导书中不同，应使每列的第8个引脚闲置；
2、 实验接线时，可采用按功能分块连线，比如先接输入、
输出端，再接控制端，最后接地和电源，既提高准确率又提高效率；
3、做实验之前应检查实验装置是否完好，我们试验中就遇
到一个LED不亮的情况，最后影响实验现象观察；
4、通过实验对 74LS194移存器的原理有了更进一步的了
解，对第三个实验部分电路稍作调整用可实现模为其他数的扭环计数器。
实验六 移位寄存器
实验六移位寄存器一：实验目的1. 掌握移位寄存器的工作原理，逻辑功能2. 掌握集成移位寄存器74LS194的逻辑功能及应用二：实验器材74LS00 74LS74 74LS194 CD4008B三：实验原理寄存器用于寄存一组二值代码，它被广泛应用于各类数字系统和计算机中，一个触发器能储存1位二值代码，N个触发器组成的寄存器能储存N位二值代码。
移位寄存器除了具有存储代码功能以外，还具有移位功能。
所谓移位功能，是指寄存器里存储的代码能在移位脉冲的作用下依次左移或右移。
因此，移位寄存器不但可以用来寄存代码，还可以用来实现数据的串行---并行转换，数值的运算和处理。
四．实验内容（一）验证74LS194的逻辑功能，按功能表进行。
结论：74LS194的逻辑功能与实验结果相一致并且与逻辑功能表相符合.二）如图6.3所示，两个二制数A,B,分别存入74LS194(A),74LS194(B),现在要对它们进行按位相加，其和放入74LS194(A)中。
试采用全加器CD4008B和D触发器74LS74组成能实现上述要求的电路，输出用二极管指示。
有图知，满足其特性。
分析以上记录的真值表可知在预设的A为 1010，B为1001情况下，芯片U1用来对A进行移位处理、存放和显示输出结果，U2用来对B进行移位，U3为全加器，本题中设置为一位全加器，故其进位应为S2，全加器将本位的输出和用来控制A右移移位进去的数字，并用D锁存器来存储A、B全加所得和向高位的进位，并将进位结果参与下一次全加运算。
分析真值表可知，每来一个脉冲，A、B实现一次移位，全加器进行一次全加，锁存器存入所得进位数。
四个脉冲到来之后，输出结果即为A、B全加二进制结果，由表中数据得出A+B=10011，符合实验结果；之后由于B已经移出去了，实现的是A 中数与0000的全加的循环移位。
（三）设计二进制转换成十进制的数码转换电路，使上述电路在相加后可以完成用数码管显示相加结果。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
移位寄存器实验报告
移位寄存器和计数器的设计
实—期:
专业班级：_姓名：_____________ 学号：
一、实验目的
1. 了解二进制加法计数器的工作过程。
2. 掌握任意进制计数器的设计方法。
实验内容
（一）用D触发器设计左移移位寄存器
（二）利用74LS161和74LS00设计实现任意进制的计数器
设计要求：
以实验台号的个位数作为所设计的任意进制计数器（0、1、2任选）三、实验原理图
1. 由4个D触发器改成的4位异步二进制加法计数器
（输入二进制：11110000）
2. 测试74LS161的功能
输入端 输出
时 清 置 P T Qn
钟 J —| —A
零 数
3. 熟悉用74LS161设计十进制计数器的方法。
①利用置位端实现十进制计数器。
16 15 14 13 12 1 1 10 9 74LS161
12 3 4 5 1
6 7 8 捺出 LD
數据输入
Ci- GND 允许
”邃 <―二^允详置人
出 Qo Qi O2 Q?
② 利用复位端实现十进制计数器。
四、实验结果及数据处理
1. 左移寄存器实验数据记录表
要求：输入二进制：11110000
移位寄存器状态
X
X X X 清零
+ 1
X X 置数
+
1 1 1 1
计数
X 1 1 0 X 不计
数
X 1 1 X 0 不计
数
1 1— CP-
共阴极
共阴机
数码管
数码管
C B
I s
1
D C B A
74LS161
q 小 Ditl IT 「「
-1
(741SQ0]
移位脉冲的次Q4Q3Q2Q1 00000
10001
20011
3
0111
4
1111
5
1110 61100
7
1000 80000
2. 画出你所设计的任意进制计数器的线路图（计数器从零开始计数），并
简述设计思路
8 进制
利用复位法实现8进制计数器，8=1000B将A端同与非门相连，当A端
=1时，使复位端获得信号，复位，从而实现8进制。
五、思考题
1. 74LS161是同步还是异步，加法还是减法计数器？
答：在上图电路中74LS161是异步加法计数器。
2. 设计十进制计数器时将如何去掉后6个计数状态的？
答：通过置位端实现时，将Q、Q3接到与非门上，输出连接到置位控制
端。
当Q=1, Q=0, Q=0, Q=1，即十进制为9时，与非门输入端Q、Q同时为高电平，位控制端为低电位，等到下一个CP上升沿到来时，完成置
数，全部置为0。
3. 谈谈电子实验的心得体会，希望同学们提出宝贵意见。
答：通过这学期的电子实验，我对电子电路有了更加深入地了解。
初步了解了触发器、寄存器、计数器等电子元件的使用。
将理论与实践相结合，更加深入的了解了电子技术，学到了很多，对这学期的电子实验十分满意。