组合逻辑电路设计与实现ppt课件
合集下载
组合逻辑电路的分析和设计PPT课件
(3) 列函数表达式
F2 m(1,2) d(3,5,6,7) F1 m(1,4) d(3,5,6,7)
第35页/共228页
F2 m(1,2) d(3,5,6,7) F1 m(1,4) d(3,5,6,7)
(4) 逻辑函数的化简
a. 化简F2
BC
A 00 01 11 10
0
1 1
种不同的编码器，如二进制编码器、优先编码器和 8421BCD编码器等。 1. 二进制编码器
用n位二进制代码对N=2n个一般信号进行编码 的电路，叫做二进制编码器。 二进制编码器也称之为2n –n线二进制编码器。
第42页/共228页
(1) 二进制编码器的主要特点
任何时刻只允许输入一个有效信号，不允许同时出现 两个或两个以上的有效信号，因而其输入是一组有约束(互 相排斥)的变量。
第22页/共228页
⑵ 写出逻辑函数表达式
由真值表写出逻辑函数表达式。
⑶ 对逻辑函数式进行化简和变换 根据选用的逻辑门的类型，将函数式化简或变换
为最简式。选用的逻辑门不同，化简的形式也不同。 ⑷ 画出逻辑电路图
根据化简后的逻辑函数式，画出门级逻辑电路图。 在实际数字电路设计中，还须选择器件型号。
第23页/共228页
& B
& B
L CA CB
L CA CB
若用集成门实现与或式，至少需要两种类型的门电路。
若用集成门实现与非式，则仅需要一种类型的门电路。
第29页/共228页
[例7] 试用与或非门设计一个操作码形成器，如图所 示。当按下*、+、-各个操作键时，要求分别产生乘 法、加法和减法的操作码01、10和11。
2. 组合逻辑电路的主要特点 a. 电路中就不包含记忆性元器件; b. 而且输出与输入之间没有反馈连线; c. 门电路是组合电路的基本单元。 d. 输出与电路原来状态无关。
04 第四章 组合逻辑电路 (pp58)PPT课件
a
a
1
2
组合逻辑
yy12
an
电路
ym
逻辑函数
y1 f1(a1a2 an ) y2 f2 (a1a2 an ) ym fm (a1a2 an )
4.2 组合逻辑电路的分析和设计
逻辑电路
分析 设计
逻辑功能
分析：逻辑图转换为逻辑式 设计：从功能需求出发，得到逻辑电路
4.2 组合逻辑电路的分析和设计
利用无关项（约束项）化简得到的逻辑表达式：
Y2 I4 I5 I6 I7 Y1 I2 I3 I6 I7 Y0 I1 I3 I5 I7
8线-3线优先编码器
➢ 任何时刻，允许多个输入端为高电平； ➢ 多个信号同时输入时，只输出优先级最高的信号的编码
输
入
输出
设I7优先权最高…I0优先权最低
SS1S2S3
编
码 输
Yi(Smi)
出 端
✓ mi 为A0A1A2 的最小项
编
✓ 74HC138也被称为最
码
小项译码器
输
入
端
用两片3线-8线译码器接成4线-16线译码器
问题：两片3线-8线译码器有6个代码输入端，6个 片选控制端，怎样实现4个代码输入端？
？
代 码 输 入 端
第1片工作时，第2片禁止：第1片输出8种电平组合 第2片工作时，第1片禁止：第2片输出8种电平组合
，有独立的数据输入和输出端 数
，有独立的附加控制端。
据
输
每个数据选择器，通过给定的 入
不同地址代码，即可从4个输 端
入数据中，选出一个
数据选择器：从一组输入数据中选出一个来
000000 10110
000000 01111
《组合逻辑电路》PPT课件
Y1
Y0
19
2-4译码器 功能表
E
A B
2-4 译码器
YYYY3210
E
E AB 0 00 0 01
Y3 Y2 Y1 Y0 1110 1101
0 10 1 0 1 1
Y3=A B E=M3 E B A Y2=A B E=M2 E Y1=A B E=M1 E Y0=A B E=M0 E
0 11 0 1 1 1 1 ** 1 1 1 1
X3
Y2
X2
X1
Y1
X0 EO
精选ppt
X3 4-2
X2 编
Y2
X1 码
X0 器
Y1
E0
X3 X2 X1 X0 Y1 Y0 EO 1111 00 0 1110 00 1 1101 01 1 1011 10 1 0111 11 1
10
74LS148 8-3优先编码器
精选ppt
11
74LS148 8-3优先编码器
1 E A B C D精选ppt
08 91 120 131 142 153 164 175
74LS138(H)
E1 E21 E22 A B C
25
74LS139 DUAL 2-4译码器
0123
74LS139
E AB
0123
74LS139
E AB
精选ppt
26
用2-4译码器实现4-16译码器
0123
精选ppt
Ei 0 1 2 3 4 5 6 7
15
74LS147 10-BCD编码器
• 输入1~9, 低有效 • 输出为0~9的BCD码, 低有效 • 无有效输入时输出0的BCD码 • 是优先编码器, 9的优先级最高 • 问题: 可否作为8-3优先编码器? 如果可以,
第三章组合逻辑电路ppt课件
图3.3.1 3位二进制普通编码器框图 《数字电子技术》
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
3.3 若干常用中规模组合逻辑电路 表3-3-1 3位二进制普通编码器真值表
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
由于普通编码器在任何时刻 I0 ~ I7 当中仅有一个 取值为1，即只有真值表中所列的8种状态，而且它
的（ 28 8 ）种状态均为约束项。因此，由真值表
A
&
1
F2
C
B
&
C
图3.2.1 【例1】逻辑电路图
《数字电子技术》
3.2 组合逻辑电路的分析和设计方法
§3.2.2 组合逻辑电路的设计方法
所谓“设计”：即根据给出的实际逻辑问题，求出实 现这个逻辑功能的最简逻辑电路。
所谓“最简”：是指所用器件最少，器件种类最少， 而且器件之间的连线也最少。
一、设计步骤 （1）进行逻辑抽象
【例1】试用两片74LS148接成16线-4线优先编码器，
将－的优11先11权’最1低6个。146位个二低进A电0A制平1~5代输A码1入5 ，信其号中
编为‘0000
的A优0 先权最高，
接成的电路图如图3.3.4所示：
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
图3.3.4 用两片74LS148接成的16线－4线优先编码器逻辑图
I7
)
S
Y0 (I1I2 I4 I6 I3 I4 I6 I5 I6 I7 ) S
（由功能表第一行体现）。
《数字电子技术》
3.3 若干常用中规模组合逻辑电路
（2）YS 为选通输出端，其表达式为：
YS I0 I1 I2 I3 I4 I5 I6 I7 S
此式表明：只有当所有的编码输入端均为高 电平（即没有编码输入），且S=1（ S 0 ）
《组合逻辑电路的设计》公开课PPT课件
P ABC
A B C
0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 ≥1 1 1 0 1 1
L
0 1 1 1 1 1 L 1 0
L AP BP CP
A ABC B ABC C ABC
& & &
2、化简表达式
A P & L ABC( A B C ) BC AB AC B C 3、由表达式列出真值表
1
1 1
1
1 1
0
1 1
1
0 1
0
0 1
ABCD
由真值表写出逻辑表达式
Z ABCD ABCD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD
化简或转换逻辑函数表达式
● 化简
Z AB CD BC AD
化简或转换逻辑函数表达式
画逻辑 电路图
1、认真读题， 把握逻辑关系
把取值为1的项写成与或式
2、设输入输出变量， 定义状态的含义
3、列真值表 目的：减少器件的数量、种类和器 件之间的连接线。减少成本，提高 效率和稳定性
1列表 2得式 3变形 4画图
形成性练习
星空卫视“中国达人秀”海选，有三名评 委。以少数服从多数的原则判定选手能否 通过海选。假设我们是电子设计师，帮他 们设计一个电路能够体现评委判定和选手 是否过关之间的逻辑关系。
C 0 0 1 1
D 0 1 0 1
血型 O型 B型 A型 AB型
以变量Z表示配型结果
Z=1表示血型相配，可以输血
Z=0表示血型不配，不可以输血
以变量Z表示配型结果
Z=1表示血型相配，可以输血 根据题意确定输入和输出变量 Z=0表示血型不配，不可以输血
A B C
0 0 0 0 1 1 1 1 0 0 0 1 1 0 1 1 0 0 0 ≥1 1 1 0 1 1
L
0 1 1 1 1 1 L 1 0
L AP BP CP
A ABC B ABC C ABC
& & &
2、化简表达式
A P & L ABC( A B C ) BC AB AC B C 3、由表达式列出真值表
1
1 1
1
1 1
0
1 1
1
0 1
0
0 1
ABCD
由真值表写出逻辑表达式
Z ABCD ABCD ABCD ABCD ABCD ABCD
ABCD ABCD ABCD
化简或转换逻辑函数表达式
● 化简
Z AB CD BC AD
化简或转换逻辑函数表达式
画逻辑 电路图
1、认真读题， 把握逻辑关系
把取值为1的项写成与或式
2、设输入输出变量， 定义状态的含义
3、列真值表 目的：减少器件的数量、种类和器 件之间的连接线。减少成本，提高 效率和稳定性
1列表 2得式 3变形 4画图
形成性练习
星空卫视“中国达人秀”海选，有三名评 委。以少数服从多数的原则判定选手能否 通过海选。假设我们是电子设计师，帮他 们设计一个电路能够体现评委判定和选手 是否过关之间的逻辑关系。
C 0 0 1 1
D 0 1 0 1
血型 O型 B型 A型 AB型
以变量Z表示配型结果
Z=1表示血型相配，可以输血
Z=0表示血型不配，不可以输血
以变量Z表示配型结果
Z=1表示血型相配，可以输血 根据题意确定输入和输出变量 Z=0表示血型不配，不可以输血
组合逻辑电路的设计PPT课件
定义逻辑状态的含义；
根据给定的逻辑因果关系列出逻辑真值表。
计算机系
数字电子技. 术基础
3
组合逻辑电路的设计方法
(2)写出逻辑函数式； (3)将逻辑函数化简或变换成适当地形式； (4)根据化简或变换后的逻辑函数式，画出逻 辑电路图。
逻辑
逻辑
逻辑
将函数
逻辑
问题
真值表
函数式
式化简
电路图
组合逻辑电路设计步骤
组合逻辑电路的设计
计算机系
数字电子技. 术基础
1
引入
组合逻辑电路在智能控制系统中的应用。
交通信号灯
电子密码锁
计算机系
数字电子技. 术基础
ATM取款机
2
组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻 辑问题，求出实现这一逻辑功能的最简单逻辑电 路。步骤为:
(1)进行逻辑抽象；
分析事件的逻辑因果关系，确定输入变量 和输出变量；
故障状态计算ຫໍສະໝຸດ 系数字电子技. 术基础5
实例
解：（1）进行逻辑抽象
表1
输入：红、黄、绿三盏
灯，分别用R、A、G表示， R A G Y
规定灯亮时为“1”，不
0001
亮时为“0”； 输出：故障信号，用Z表
001 0
示，规定正常工作状态
0 100
下 Z=0，发生故障时Z=1。 0 1 1 1
列出真值表如表1所示
7
课堂练习
设计一个三人表决电路，结果按“少数服从多数” 的原则决定。
计算机系
数字电子技. 术基础
8
计算机系
数字电子技. 术基础
4
实例
例1. 设计一个监视交通信号灯工作状态的逻辑电 路。每一组信号灯由红、黄、绿三盏灯组成。正常工作 情况下，任何时刻总有一盏灯点亮，而只允许有一盏灯 点亮。而当出现其他五种点亮状态时，电路发生故障， 这时要求发出故障信号，以提醒维护人员前去维修。
根据给定的逻辑因果关系列出逻辑真值表。
计算机系
数字电子技. 术基础
3
组合逻辑电路的设计方法
(2)写出逻辑函数式； (3)将逻辑函数化简或变换成适当地形式； (4)根据化简或变换后的逻辑函数式，画出逻 辑电路图。
逻辑
逻辑
逻辑
将函数
逻辑
问题
真值表
函数式
式化简
电路图
组合逻辑电路设计步骤
组合逻辑电路的设计
计算机系
数字电子技. 术基础
1
引入
组合逻辑电路在智能控制系统中的应用。
交通信号灯
电子密码锁
计算机系
数字电子技. 术基础
ATM取款机
2
组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻 辑问题，求出实现这一逻辑功能的最简单逻辑电 路。步骤为:
(1)进行逻辑抽象；
分析事件的逻辑因果关系，确定输入变量 和输出变量；
故障状态计算ຫໍສະໝຸດ 系数字电子技. 术基础5
实例
解：（1）进行逻辑抽象
表1
输入：红、黄、绿三盏
灯，分别用R、A、G表示， R A G Y
规定灯亮时为“1”，不
0001
亮时为“0”； 输出：故障信号，用Z表
001 0
示，规定正常工作状态
0 100
下 Z=0，发生故障时Z=1。 0 1 1 1
列出真值表如表1所示
7
课堂练习
设计一个三人表决电路，结果按“少数服从多数” 的原则决定。
计算机系
数字电子技. 术基础
8
计算机系
数字电子技. 术基础
4
实例
例1. 设计一个监视交通信号灯工作状态的逻辑电 路。每一组信号灯由红、黄、绿三盏灯组成。正常工作 情况下，任何时刻总有一盏灯点亮，而只允许有一盏灯 点亮。而当出现其他五种点亮状态时，电路发生故障， 这时要求发出故障信号，以提醒维护人员前去维修。
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
第十二章组合逻辑电路-PPT
Y
-
逻辑表达式: Y = A + B
真值表 ABY
0
00
0 11
1 01
1 11
“或”逻辑关系就是指当决定某一事件得条 件之一具备时,该事件就会发生。
设:开关断开、灯不亮用逻辑 “0”表示,开关闭 合、灯亮用 逻辑“1”表示。
真值表 ABY
0
00
0 11
1 01 1 11
逻辑表达式: Y = A+B
真值表
ABY
0
00
0 10
1 00 1 11
逻辑表达式: Y = A • B
由真值表可见,“与”逻辑得运算规则为:
0·0=0 0·1=0 1·0=0 1·1=1 推论:A·0=0 A·1=A A·A=A
大家应该也有点累了,稍作休息
大家有疑问得,可以询问与交流
10
2、 “或”逻辑关 系
A
+
B
220V
03V C
DC
2、 工作原理
+U 12V R
Y 03V
AB
00 00 01 01 10 10 11 11
CY
00 10 00 10 00 10 00 11
输入A、B、C有低电平“0”时,输出 Y 为“0”。
输入A、B、C全为高电平“1”时,输出 Y 为“1”。
逻辑表达式： Y=A B C
3. 逻辑关系：“与”逻辑
C 控制极 10V 截止
T2 (0~10V)
UDD
ui
uO
T1
C
0V
截止
控制极
（2）工作原理
设：VT 3V
可见ui在0~10V连续变 化时,两管子均截止,传 输门关断,(相当于开关 断开) ui不能传输到输 出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
如使 F=1Y ,则令
A1A，A0=B
比较得:
V cc
+5V
B
16 15 14 13 12 11 10
9
V cc 2S A 0 2D 3 2D 2 2D 1 2D 0 Q
D0=0，D1=C，D2=C，D3=1
74LS153
1S A 1 1D 3 1D 2 1D 1 1D 0 Q G N D
12
345
3
ST A , STB , STC 为使能端。
实验二 组合逻辑电路设计与实现
（3）数据分配器：在译码器使能端输入数据信息，器件就成 为一个数据分配器，如图所示为74LS138构成的数据分配 器。
3－8线译码器CT74LS138作.8路数据分配器
4
（a）输出原码接法 （b）输出反码接法
实验二 组合逻辑电路设计与实现
从4路数据中选中某一路数据送至输出. 端 Q。
6
实验二 组合逻辑电路设计与实现
（2）双4选1数据选择器 74LS153
74LS153 功能表
74LS153 引脚排列图
输入
输出
16 15 14 13 12 11 10 9
Vcc 2S A0 2D3 2D2 2D1 2D0 Q
s
74LS153
1
1S A1 1D3 1D2 1D1 1D0 Q GND
678
C
.A
F
10
实验二 组合逻辑电路设计与实现
四、 实验内容及要求
1、测试双2-4线译码器74LS139和3-8线译码器74LS138的逻辑功能：
（1） 74LS139的 G 、A1、A0分别由逻辑开关控制，输出 接 LED发光 二极管显示输出状态，测试 74LS139 的逻辑功能，自行列表记录实验结果
0
12 345 678
0
0
0
.
A1 A0 ×× 00 01 10 11
Q
0
D0
D1
D2
D3
7
实验二 组合逻辑电路设计与实现
（3）采用数据选择器实现逻辑函数
1）将双 4选1 数据 选择器 CT74LS153 扩 展成 8选1 数据选择器：
.
8
实验二 组合逻辑电路设计与实现
将双 4选1 数据选择器 CT74LS153 扩展成 8选1 数据选择器：
实验二 组合逻辑电路设计与实现
一、实验目的
（1）掌握译码器和数据分配器的工作原理和应用。 （2）掌握数据选择器的工作原理和应用。 （3）掌握组合逻辑电路的分析和设计方法。
二、实验仪器及器件
（1）实验设备：数字电子技术实验箱1台。 （2）实验器件：TTL芯片74LS00、74LS138、74LS153各1片。
（2） 74LS138的地址码和使能端通过逻辑开关控制，译码输出接LED观 察译码器的输出状态，测试74LS138的逻辑功能，列表记录实验结果；并自 行列表记录。
2、使用双4选1数据选择器 CT74LS153 ，要求如下：
① 测试74LS153的逻辑功能，写出数据选择器的输出函数。
② 函数 F A B D A B C A B C A B A DBC
1 A 0 V cc 2 A1 3 A2
6
S1
4
S 2A
5
S 2B G N D
Y 0 15
Y 1 14
13
Y2
12
Y3 Y 4 11 Y 5 10 Y6 9 Y7 7
8
.
2
3－8现
（2）译码器的功能表
其中，A2、A1、A0 为地址输入端， Y0 ~ Y. 7 为译码输出端，
.
1
实验二 组合逻辑电路设计与实现
三. 实验原理
1、二进制译码器
如：2-4线译码器74LS139、 3-8线译码器74LS138 和 4-16线译码器74LS154。
若有 n 个输入变量， 则有 2n 个输出端。
每一个输出函数对应于 2n 个输入变量的最小项。
（1）3-8线译码器74LS138
16
③ 用74LS153实现1位全加器,测试其功能,并列表记录.
.
11
实验二 组合逻辑电路设计与实现
五. 实验预习
(1)复习各种译码器的逻辑功能和使用方法。 (2)复习数据选择器和全加器的工作原理和特点。 (3)复习数据选择器的应用方法。
.
12
实验二 组合逻辑电路设计与实现
6.实验报告
1. 画出实验电路，整理表格和分析实验数据。 2. 总结用集成电路进行各种扩展应用的方法。 3. 比较使用门电路组成组合电路和应用专用集成电路各有什么优
（4）双2-4线译码器74LS139
.
5
实验二 组合逻辑电路设计与实现
2、数据分配器
（1）数据选择器
有2选1、4选1、8选1和16选1等类型，又叫“多路开关”。
如图所示： 4选1数据选择器
数 D0 据 D1 输 入 D2
Q输 出
D3
A1 A0
地址码
图中有 4 路数据 D0～D3，通过选择控制信号 A1、A0 (地址码)
缺点。
思考题： 1. 采用74LS151八选一的数据选择器，重新设计实验内容2中的
②题 。 2. 通过具体的设计体验后，你认为组合逻辑电路设计的关键点 或关键步骤是什么？
.
13
.
9
实验二 组合逻辑电路设计与实现
2）用双4选1数据选择器 CT74LS153 实现逻辑函数
F A B C A B C AC B ABC 解: CT74LS153输出函数为：
1 Y A 1 A 0 1 D 0 A 1 A 0 1 D 1 A 1 A 0 1 D 2 A 1 A 0 1 D 3