(完整word版)电子产品防静电设计_图文(精)

誠信科技股份有限公司陳榮達 2003. 8. 25目錄 1. 前言2.靜電放電的型式3. 靜電放電測試法規4.系統產品靜電測試4.1. IEC 51000-4-2測試電壓規定 4.2 IEC 61000-4-2 測試結果評估判定5.電子產品之ESD 防制設計5.1. ESD的防護設計由PCB 階段開始做起 5.2. 在PCB 上對ESD 保護常用之設計技術 5.3.系統產品之ESD 防護6. 結語1. 前言靜電對電子產品的傷害一直是不易解決的問題，正常操作的電子產品一但受到靜電的放電(ESD 的作用時，常會出現一些不穩定的現象，如功能突然失常情形等，輕者須重開機才能排除，有時電子產品內的電子元件會不堪承受靜電的電壓或電流而損壞。

為確保電子產品的功能，國際知名廠商都要求代工的產品必須符合國際規範IES 61000-4-2 ESD測試才會接受。

然而欲使電子產品具靜電防制能力，除了從半導體元件的防護更需從產品系統設計防制技術等兩方面著手，才能發揮靜電的防護功能。

2.靜電放電的型式靜電放電的模式通常可以分為機器裝置放電模式(Machinery ESD model、家俱放電模式(Furniture ESD model、人體放電模式(Personnel ESD model等三類。

簡單說明如下:機器裝置放電模式較容易在自動化的控制流程中發生，因在自動化機器中被絕緣之金屬元件與絕緣體的摩擦、或是絕緣液體或高壓氣體等流過摩擦產生的靜電，當能量累積到某程度而對鄰近形成放電的情形。

家俱放電模式通常發生在金屬家俱與絕緣物體的摩擦，如在地毯上或塑膠地板拉動家俱，或是人從椅子上站起來瞬間的摩擦產生靜電。

人體放電模式是因人體的動作摩擦產生靜電，如我們穿膠鞋在地毯行走時，因摩擦使地毯帶正電膠鞋帶負電，此時人體腳底會感應而帶正電，同時使上半身帶負電, 若這時候如用手接觸半導體電子元件,會導致該元件損壞。

上述三種形式的靜電放電對半導體製程和電子產品組裝都顯得很重要，其中以人體放電模式所產生的放電電壓，對電子產品(半導體元件之傷害問題最廣，因此國際間對電子產品防護人體放電模式的法規要求日益嚴謹，即使半導體電子元件在出廠前通過零件標準法規的靜電測試，被安裝到成品後經常仍未能通過系統產層次的法規要求。

3. 靜電放電測試法規回顧10年來國際間關於耐靜電測試的法規，在半導體及電子產業界幾乎都已經熟悉美軍標準MIL-STD-883. Method 3015所定義之人體靜電放電模式 (ESD Human Body Model ，且都接受它的測試水平要求。

但近年來由國際電工協會(IEC: International Electro-technical Commission所制定的電磁相容基本規範(EMC Basic standards中，包含一項靜電測試規範 IEC 61000-4-2受到國際間多數國家的認同，對系統產品之靜電耐受(immunity要求及測試方法定義很完整，目前資訊與行動通訊之國際大公司多引用這規範作為成品靜電測試的依據。

IEC 61000-4-2主要是以模擬人體靜電放電模式作為放電測試的基本架構，與MIL-STD 883 所定義之人體靜電放電模式有點相似，最主要差別在於儲能的電容值和放電電阻值不同，則放電能量及靜電蜂值電流自然會有很大差異。

圖1是國際法規IEC 所定義的模擬人體靜電放電槍的電路構造簡圖。

表1所示為軍用標準規範 883及國際規範IEC 所定義的模擬人體ESD 放電基本電路參數。

參數比較MIL-STD-883(HBMIEC 61000-4-2 (HBMR1: 充電電流限制電阻 1 - 10 MΩ 50 - 100 MΩ R2 : 放電電阻1500Ω 330Ω 儲能電容100 pF150 pF表1: MIL-STD-883 與 IEC 61000-4-2 之比較先從表1的電容值比較, IEC規範的電容值為軍規883的1.5倍。

放電電阻值只約五分之一，這樣的差異，不難瞭解這兩種法規的嚴厲程度的差別,即使在相同的ESD 電壓所產生的峰值電流相差五倍。

所以對電子元件傷害力也明顯不同，如圖2.所示, 8kV ESD 電壓在MIL-STD -883 規範僅產生約5.3A 的峰值放電電流，而在IEC 61000-4-2 規範所產生的放電電流可達到30A, 峰值電流大於五倍. 這就是大部份產品在通過零件等級的靜電測試後, 成品卻有時仍會在系統法規IEC61000-4-2測試失敗的主要原因也因此促使IEC61000-4-2成為多數人所接受之系統法規.IEC 61000 -4-2 MIL-STD-883 放電測試電壓 (kV峰值放電電流(A 上升時間tr (ns峰值放電電流(A上升時間tr (ns2 7.5 0.7 - 1 1.3 2 - 104 12 0.7 - 1 2.6 2 - 10 6 25 0.7 - 1 4.0 2 - 10 8300.7 - 15.32 - 10表 2: IEC 61000-4-2 與 MIL-STD-883 放電電流上升時間比較.另外從頻率響應的差別分析, 按圖1之靜電槍是依據EN 61000-4-2之人體放電模式150pF/330Ω機制設計, 可產生介於700ps 到 1ns 上升時間的電流波形, 峰值電壓可以到達數千伏特以上,在50ns 內降到50%電壓, 如以50W 負載器校正時, 其峰值電流為20 安培, 這種時域的放電波形所包含的頻率成份到300MHz 附近仍是屬平坦的頻譜分布, 所以有影響的頻率是括展到1GHz 以上的頻寬. 這種ESD 放電波形比MIL-STD-883 定義的5ns 波形上升時間產生頻譜的頻寬 (約100MHz 嚴厲許多. 因此對於高速的電子產品測試, 欲使靜電效應發輝作用, ESD放電波形上升時間必須少於700ps. 因為影ESD 放電能量有兩個參數:峰值(peak level電流與上升時間變率 (rate of change, dI/dt . 按傅立葉轉換(Fourier transform 可知時間變率蘊含著頻率成份:; 如之前提到IEC 61000-4-2電流波形上升時間0.7ns , 頻寬可達到300MH 以上如圖3所示. 圖3: IEC 61000-4-2 之放電電流及頻率響應頻寬.4.系統產品靜電測試EN 61000-4-2 模擬人體放電測試方法包括下列事項.•空氣放電測試：係模擬人的手指在接觸電子產品時發生靜電放電的情況. 靜電槍用8mm 的放電頭, 對電子產品操作人員經常容易接觸的非金屬部位做測試, 測試電壓由低電壓到高電壓, 通常測到正負8kV. 但法規中保留容許高於正負15kV 的測試條件.• 接觸放電測試：係模擬操作人員直接或間接透過手工具接觸電子產品時發生放電的情況. 測試時靜電槍經過放電頭的尖端對待測產品的金屬部位做測放電測試. 測試電壓仍由低到高, 通常測到正負4kV. 此項測試法規保留容許高於正負4kV 的測試條件.• 水平與垂直金屬板放電測試: 係模擬操作人員靠近電子產品接觸臨近的物品放電時, 產生耦合場效應, 這項測試是以靜電槍對平行板及水平板放電方式執行. 測試電壓條件與接觸放電測試相同.4.1. IEC 51000-4-2測試電壓規定執行ESD 測試的電壓由低到高的規定, 是因為被測試的產品偶爾在低壓放電時會出現失效現象, 但在最高電壓放電時反而不見失效現象. 因此在法規中有明確定義電壓值須要從最高電壓的25%, 50%, 75%, 100%逐漸增加,Contact discharge Air discharge Level Voltage kVLevelVoltage kV1 ±2 1 ±2 2 ±4 2 ±43 ±6 3 ±8 4±84±15X Special X Special註(1:X保留對產品各別指定的測試規格.(2:測試環境相對濕度須保持30%–60 %; 15℃–35℃(3:樣品至少須打200次以上的放電.表3: IEC 61000-4-2 測試電壓與還境條件.4.2 IEC 61000-4-2 測試結果評估判定ESD 測試結果評估須按被測試產品功能受影響的程度做判定, 依法規係將受影響的程度分為四級,說明如下:第一級為 A 級判定 (Criterion A: 指產品功能在測試前後及測試過程中完全可以正常操作, 無任何功能減低或異常現象出現, 完全不受ESD 放電影響, 則稱產品符合A 級判定結果.第二級為 B 級判定 (Criterion B: 指產品在測試過程中,功能會受ESD 放電影響,在放電瞬間會暫時性的功能降低, 但可以自動回復, 這樣的產品則稱符合B 級判定結果.第三級為 C 級判定 (Criterion C:指產品功能在測試前可正常被操作,但測試過程中受ESD 放電影響, 出現功能降低或異常, 且功能無法自動回復, 必須經由操作人員做重置(Re-set或重開機的動做才能回復功能, 這情形則僅符合C 級判定結果.第四級為 D 級判定 (Criterion D: 指產品功能在測試前可正常被操作,但測試過程中出現異常,雖經由操作人員做重置(Re-set或重開機也不能回復功能, 這種情況大概產品已損傷嚴重, 僅符合D 級判定結果. (這屬不合格.依IEC 61000-4-2法規建議,產品採購驗證必須符合A 級或B 級的判定才能接受, C級和D 級判定是不合格的.判定等級受ESD 影響現像結果A 測試過程功能完全正常, 不受影響合格 B功能暫時性受影響, 但可自動回復合格C功能受ESD 影響出現異常, 須人為重置或重開機排除. 不合格D 重開機功能也不能回復, 已損壞. 不合格表4: IEC 61000-4-2 ESD測試判定等級圖6 : IEC 61000-4-2 測試架構示意圖.5.電子產品之ESD 防制設計在討論如何設計產品避免遭受ESD 損壞之前, 先要瞭解ESD 破壞電子產品的原因, 方便後續討論與技術的瞭解. ESD能量是經由傳導性能量轉移方式引入產品的電子元件內, 主要破壞力是瞬間峰值電流, 電壓是引導放電作用的誘發位能. ESD 開始時是經由直接(電流或間接輻射方式以快速的暫態突波衝擊到電路元件上, 這當中有電流熱效應也有電磁場的干擾效應.故ESD 對造成電子元件失效情況可概分三種情形, (1 硬體失效(Hard failure,(2 潛在性失效(Latent failure和 (3 場強感應失效 (Field induction failure1. 硬體失效問題: ESD電弧電壓(Spark voltage竄入半導體內部使絕緣部位損壞. 如在P-N 接合點短路或開路, 內部絕緣的氧化層貫穿(punch-through-金屬氧化處理部位產生熔蝕(melting等, 這都是屬於永久性失效. 如圖6; 圖7.2. 潛在性失效問題: 當ESD 發生時系統雖暫時受到影響, 仍然可繼續動作, 但功能會隨時間逐漸變差,隔數日或數週後系統出現異常, 最後成為硬體失效. 這是因為半導體元件已經受到部分不可回復的損傷, 隨著使用時間日增, 異常功能自會逐漸顯現. 這種失效是最難捉模, 無法以失效模式分析確認. 若使用者若遇這類產品, 應該要能意識到該產品的品質狀況, 尚不成熟.3. 感應場強失效問題: 當 ESD的高壓放電火花跟電流會對產生電場輻射效應, 這種寬頻的輻射, 經常使臨近的電路受干擾而失常, 如Latch-Up, 或暫時性程序錯亂, 及資料流失等, 嚴重時更會損傷硬體成為永久行硬體失效.5.1. ESD的防護設計由PCB 階段開始做起談到系統產品的靜電防制設計, 必須從印刷電路板(PCB開始做ESD 的保護. 在印刷電路板上也有三種容易造成ESD 失誤狀態如下:1. ESD電流直接流經受害電路元件的接腳造成永久性損壞: 此類模式係由外部組件(如鍵盤, 或I/O界面的連接器直接連線帶入ESD 突波電流. 要預防這種直接傷害, 即使用一顆串聯電阻或並聯電容在這些電路上就可以限制流經IC 的ESD 電流.2. ESD電流流經地迴路造成重置或損壞: 大部份的設計者都假設其電路接地為低阻抗, 經ESD 脈充電流通過, IC接地的阻抗極容易產生地電位跳動(Ground Bounce, 這種地彈跳會使IC 重置或鎖定, IC如被鎖定時非常容易被供應的電源摧毀.3. 電磁場間接耦合: 例如垂直板與水平板之放電, 使電路造成重置, 對於高阻抗元件曾經有損壞之報告, 這種失效模式與PCB 環路面積, 機構屏蔽好壞而定. 欲防護這種ESD 可以從機構屏蔽和PCB 設計佈線著手.5.2. 在PCB 上對ESD 保護常用之設計技術• PCB 走線排列時加放電間隙, 這是用一組銳角三角形銅箔尖端相對, 間隔約6-10 mil,其中一端接地.參閱圖8所示.• PCB 走線須考慮減少對電磁場耦合的敏感度, 多應用反耦合電容, 可減小迴路面積. 反耦合電容宜選用耐高壓的陶磁電容, 這些電容必須放置在靠近I/O連接器處. 如圖9所示之例子將耐高壓的陶磁電容放在PCB 連接器附近的VCC 和Ground, 這不僅縮小了環路面積, 也收到反耦合( decoupling的作用. 另在電源及地之間加上高諧振頻率的旁路電容, 可降低對感應場強及電磁場間接耦合的反應, 唯電容的等效串聯電感 (ESL 及等效串聯電阻要越低越好.• 在PCB 佈局時可以使用低通濾波的方式疏導ESD 能量, 低通濾波器是由電容與電感組合構成, 它可以阻止高頻的ESD 能量進入系統. 其中電感對突波會呈現高阻抗, 因而衰減了竄入系統的能量, 電容是裝置在電感的輸入端, 會將竄入的ESD 高頻頻譜能量旁路到接地端. 如圖10. 使用環氧鐵質( Ferrite電感對ESD 電流有極佳之衰減能力.• 在PCB 上可用箝制電路抑制瞬間高壓如圖11, 圖12. 如使用電壓箝制二極體作抑制, 在規格上必須選擇能承受數kV 之耐壓且dv/dt脈衝響映快速, 並能在瞬間消耗大電流的二極體元件.• 在PCB 部局時可將對ESD 敏感元件以壕溝方式與其他區域隔離, 以防止ESD 事件的轉移或耦合到其它功能的部位.• 對間接放電的電磁場耦合及電弧效應場強輻射抵抗力而言, 採用多層板比單層板可增加10倍以上的免疫力.5.3.系統產品之ESD 防護在系統階段的靜電防制措施,最主要是從介面的連接阜作好接地, 另外機殼若為金屬材質, 如要做表面處理前,機殼或機構在銜接位置務必保持導電性, 如此才可以使機殼發揮屏蔽功能. 若ESD 打在機構屏蔽良好的產品上, 理論上機構內的電路是不會受影響的,這就如同以前物理學家法拉第曾經坐在金屬籠試驗原理相同. 但是電子產品須要有開關及按鈕,因此要防止ESD 能量從開關或按鈕進入電路板傷及元件, 可採用導電材質的墊片或墊圈(Gasket 以阻擋ESD 電流如圖15所示.目前大多數的消費性電子產品機構外殼是使用非金屬材料, 例如使用塑膠質外殼, 是可以免測直接接觸放電項目, 若其絕緣與耐壓特性不足, 在被測試空氣放電(Air discharge時, ESD電弧會穿透外殼或從機構隙縫竄進產品內部對PCB 上的IC 形成二次放電 (Second arcing 的情況.如圖16所示. 要預防這種靜電問題,可在靠近縫隙的位置旁加一片金屬阻隔並接地, 一般稱之為輔助接地.塑膠外殼的電子產品對ESD 脈衝電磁場強不具屏蔽功能, 當遇到垂直和水平金屬板的間接放電測試時特別容易受到影響, 對策是要從電路板的佈局減小迴路面積或使用雙層以上電路板,以有效降低對ESD 電磁場的感應.故定在機殼的介面連接器須有接地防護措施, 其信號線可視需要狀況選擇用二極體或電容或突波吸做旁路保護如圖18. 對介面連接線 ( I/O cable 要使用環氧磁磊挾扣(Ferrate core 抑制ESD 電流流竄到主要控制電路. 但是用電容器旁路時必須留意電容器未置,如位置不對反而會把ESD 電流引到主電路影響IC 元件,如圖17.在系統接地方式宜採用單點對機構(機殼接地, 如圖19 當高頻的ESD 電流經機殼至地的路徑,因有接地電阻存在, 對ESD 電流經不同的接地點,會產生共模雜訊電壓(V1,V2干擾系統功能. 因應對策是使用單點接地如圖20.故定機構或機殼的金屬螺絲不宜穿透到內部,如圖22所示它會形成輻射天線, 當ESD 對該螺絲做接觸放電時,則ESD 能量完全經由該螺絲對內部輻射及作尖端放電. 如金屬外殼有開孔未加保護處理, 則經過表面的ESD 電流會透過該槽孔對內產生輻射.如圖21. 保護對策如圖23之右圖加輔助接地隔離.6. 結語對於電子產品ESD 的防護應從設計着手,所謂“Designed-in at the device”,從零件的選用,PC板的設計階段,到成品系統佈線整合,每個階段都不能草率. 對於ESD 讓電子產品失效之三個因素:暫態湧入的大電流的熱效應,和電壓漂動及靜電輻射場強等都必須同時加上對策. 由其在PC 板佈局是關係到電子產品對ESD 敏感度, 這是可運用PC 板佈局設計技術控制, 而對MOS, Bipolar等IC 元件之ESD 防護能力相對較弱. 需從半導體設計源頭做起. 半導體設計ESD 防護是最難的一環, 期望在大加家的努力下, 不久半導體業可以突破目前的瓶井, 推出功能穩定且可以抵抗ESD 的IC 供系統產業界使用.參考文獻1. Electromagnetic Compatibility by Design. page 366-372 By R&B Enterprises. Author: Oren Hartal2. IEC 61000-4-2: 20003. Electrostatic discharge understand, simulate and fix ESD problem. Interference controltechnologies Inc. Author Michel Mardiguian.4. Printed Circuit Board design Techniques for EMC Compliance. IEEE. Author: Mark I. Montrose5. Compliance Engineering Magazine圖1. 模擬人體靜電放電靜電槍裝置圖2:放電峰值電流比較圖3: IEC 61000-4-2 之放電電流及頻率響應頻寬圖 4: 垂直及水平板放電測試方式圖5 : IEC 61000-4-2 測試架構示意圖圖6: 受到靜電應力使氧化閘傷害到輸入緩衝器圖7:矽晶體受到ESD 熱效應破壞,在Source, Gate 及 Drain 都受損傷圖8: PCB走線排列時加放電間隙的使用圖9: PCB走線應用反耦合電容,可減小迴路面積圖10: 以低通濾波及突波吸收器方式疏導ESD 能量圖11: 於PCB 上用箝制電路或突波吸收元件抑制瞬間高壓圖12:PCB佈局架構對突波 I/O端抑制電路圖13: PCB加壕溝隔離及護衛接地防ESD圖14:如IC 內部有過電壓保護設計,直接在Pin 腳增加信號線的阻抗圖15: 固定在面板之開關必須裝導電之墊圈(Gasket 以增加疏導ESD 電流效果圖16: 塑膠外殼的縫隙會造成二次電弧放電圖17: (左適當位置的電容可保護防ESD, (右電容使用位置不當會帶入放電電流圖18: 介面信號線用電容或突波吸做旁路保護圖19: ESD電流在多點接地系統產生共模雜訊圖20: 電路板對系統單點接地減少共模雜訊圖21: 金屬的機殼若有傳導不連續的斷點或縫隙圖22: 螺絲釘要避免伸入機構內成為天線圖23: (左ESD 從隙縫竄進內部對PCB 的IC 放電 (右機殼內加一道輔助。