两位数字秒表电路设计
数字秒表电路设计
数字秒表电路设计一、设计任务设计要求：（1）5V电源供电。
（2）数码管显示时间范围为：0~59秒。
（3）可自动复位和手动复位，能实现手动调整时间。
二、设计方案：1、方案分析论证：启动清零复位电路主要由U6A、U6B、U7B、U7D组成，其本质是一个RS 触发器和单稳态触发器。
S1控制数字秒表的启动和停止，S2控制数字秒表的清零复位。
开始时把S1合上，S2打开，运行本电路，数字秒表正在计数。
当打开S1，合上S2键，S2与地相接得到低电平加到U6B的输入端，U6B输出高电平又加到U6A的输入端，而U6A的另一端通过电阻R15与电源相接得到高电平，（此时U6B与U6A组成RS触发器），U6A输出低电加到U7A的输入端，U7A被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。
当S1合上时，打开S2键，S1与地相接得到低电平加到U6A的输入端，U6A输出高电平加到U6B 的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的QD---QA输出0000，经U1、U2译码输出驱动U9、U10显示“00”。
因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。
同时U6A输出高电平加到U7A的输入端，将U7A打开，让3脚输出100KHZ 的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。
当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。
数字秒表电路设计ok
数字秒表电路设计电信1205班 钟杰瑛 学号 U201213508一、设计任务及要求设计一个数字秒表电路，其功能要求是：（1） 设计一个用来记录短跑运动员成绩的秒表电路，能以数字的形式显示时间； （2） 秒表的计数范围为0.01~59.99S ，计时精度为10mS ；（3）通过两个按键来控制计时的起点和终点，一个是清零按键，用于设置秒表为初始状态，另一个则是开始/停止按键，在清零无效时，按一下开始/停止键，则计时器开始计时，再按一下则暂停计时，再按一下则继续计时。
二、系统组成框图本系统采用层次式设计方法设计，系统由时钟脉冲产生电路，可预置计数器，毫秒计数、秒计数、控制电路、译码及显示电路，及消抖动电路等部分（模块）组成。
系统组成框图如图1所示。
系统工作原理是：由时钟脉冲产生电路产生频率为100Hz 的脉冲信号接入暂停/继续控制电路，由该电路通过按键控制毫秒、秒计数器的暂停计数/继续计数。
由控制电路输出的毫秒脉冲输入到毫秒计数器，毫秒计数器（二级毫秒计数器）计数到100毫秒时向秒计数器进位，秒表计数至59.99秒时停止计数。
毫秒，秒计数器输出分别经毫秒，秒译码器译码后送至各自的LED 数码显示器。
三、系统电路设计1.时钟脉冲产生电路时钟脉冲产生电路选用NE555定时器组成多谐振器,产生100Hz 脉冲给毫秒计数器。
电路及其工作波形分别图2(a )、(b )所示。
其工作原理是：① 接通电源后，电容C 被充电，C V 上升，当C V 上升到CC V 32时，触发器被复位，同时定时器内部的放电三极管D T 导通，此时o V 为低电平，电容C 通过2R 和D T 放电，使C V 下降；② 当C V 下降到CC V 31时，触发器又被置位，o V 翻转为高电平。
电容器C 放电所需时间为图1 数字秒表系统组成框图C R C R t PL 227.02ln ≈=③ 当C 放电结束时，D T 截止，CC V 将通过1R ，2R 向电容器C 充电，C V 由CC V 31上升到CC V 32所需时间为C R R C R R t PH )(7.02ln )(2121+≈+=④ 当C V 上升到CC V 32时，触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为CR R t t f PH PL o )2(43.1121+≈+=由于555内部的比较器灵敏度较高，且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。
数电课程设计--数字秒表
数字电子技术课程设计题目：电子秒表的设计专业： 08自动化（1）班学号： ************ *名：***完成日期： 2010.12.30 指导教师：姚杰老师数字电子技术课程设计任务书班级：08自动化一班姓名：谢志平指导教师：姚杰 2010年12月28日教研室主任签字：年月日目录1 引言 (4)2 设计方案及系统框图2.1 设计方案 (5)2.2系统框图 (5)3 单元电路设计3.1 消抖电路 (6)3.2 上电复位电路 (6)3.3 微分电路 (7)3.4 0.1秒脉冲电路 (7)3.5 计数器电路 (8)3.6 译码电路 (9)3.7 七段译码管电路 (10)4总体电路设计4.1各单元电路工作原理 (11)4.2 电路工作原理 (11)5课程设计总结 (13)6参考文献 (14)7电子秒表原理图元器件明细表 (15)8总电路图 (16)1 引言随着电子技术的发展，电子技术在各个领域的运用也越来越广泛。
人们对他的认识也逐步加深，不断完善电子秒表的功能，人们也利用了电子技术以及相关的知识解决了一些实际问题。
电子秒表广泛应用于对运动物体的速度、加速度的测量实验，还可用来验证牛顿第二定律、机械能守恒等物理实验，同时也是用于对时间测量精度要求较高的场合。
数字测量仪表不仅比模拟测量仪表精度高、能强，而且容易实现测量的自动化和自能化。
随着集成计数的发展，数字电子技术的应用范围将会更广泛的渗透到国民经济的各个部门，并将产生越来越深刻的影响。
电子秒表用微型电池作能源，电子元件测量显示，可精确至千分之一秒，广泛应用于科学研究、体育运动以及国防等方面。
在当今非常注重工作效率的社会环境中，定时器能给我们的工作、生活娱乐带来很大的方便，充分利用定时器，能有效地加强我们的工作效率。
随着电子科技的迅速发展，要求我们要理论联系实际。
数字电路课题设计的进行，使我们我们的动手和实际操作能力得到了一定程度的提升，而不是单纯的学习理论。
数字秒表的电路设计1
数字秒表的电路设计
一、设计目的
1.掌握数字秒表的设计、组装与调试方法。
2.熟悉集成电路的使用方法。
二、设计任务与要求
1.设计任务
设计一个能以两位数显示的数字秒表。
2.设计要求
基本要求：
(1) 两位数码显示功能，能够从“0”到“59”依次显示，显示到“59”时，蜂鸣器发出报警。
(2) 具有停摆和清零功能。
发挥部分：
自动报警时，在56秒时，自动发出鸣响声，步长1s，每隔1s鸣叫一次，前两响是低音，最后一响结束为下一个循环开始。
3.设计步骤
(1)根据课题，查阅相关资料。
(2)根据提供的元器件，画出系统原理框图，确定基本电路。
(3)用Multism进行仿真验证，修改。
(4)用万能电路板焊接电路，并调试。
(5)撰写课程设计报告。
三、提供的器材清单。
数字秒表电路的设计
数字秒表电路的设计一、设计要求设计用于体育比赛的数字秒表，要求：⑴计时器能显示 0.01ｓ的时间。
m ⑵计时器的最长计时时间为 24ｈ。
总体框图如图2所示二、模块及模块的功能⑴ 100进制计数器模块BAI见图2 .1, 输出值为 0.01ｓ和0.1ｓ。
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity bai isport( clr ,clk: in std_logic;bai1,bai0:out std_logic_vector(3 downto 0);c0: out std_logic);end bai;architecture bai_arc of bai isbeginprocess(clk, clr)variable cnt0,cnt1:std_logic_vector(3 downto 0); beginif clr ='0'thencnt0:="0000";cnt1:="0000";elsif clk'event and clk='1' thenif cnt0 ="1000"and cnt1 ="1001"thencnt0:="1001";c0<='1';elsif cnt0 <"1001" thencnt0:=cnt0+1;else cnt0:="0000";if cnt1 <"1001" thencnt1:=cnt1+1;elsecnt1:="0000";c0<='0';end if;end if;end if;bai1<=cnt1;bai0<=cnt0;end process;end bai_arc;⑵ 60进制计数器模块MIAO见图2.2,用于对秒和分的计数。
数字电路课程设计报告数字秒表
数字电路课程设计报告——数字秒表一、设计任务与技术指标：设计数字秒表，以实现暂停、清零、存储等功能。
设计精度为0.01秒。
二、设计使用器件：74LS00 多片74163 4片4511 4片NE555 1片二极管1枚LED 共阴极七段译码器 4 个导线、电阻若干三、数字秒表的构成：利用555 设计一个多谐振荡器，其产生的毫秒脉冲触发74LS163计数，计时部分的计数器由0.01s 位、0.1s 位、s 个位、和s 十位共四个计数器组成，最后通过CD4511 译码在数码管上显示输出。
由“启动和停止电路”控制启动和停止秒表。
由“接地”控制四个计数器的清零。
图1 电子秒表的组成框图四、实现功能及功能特点：（1）、在接通电源后秒表显示00：00，当接通计时开关时秒表开始计时。
（2）、清零可在计时条件下也可在暂停条件下进行。
（3）、解决了在使用163清零端和保持端时由于163默认的清零端优先级高于保持端造成的0.01秒位上无法保持到0.09的技术问题。
（4）、增加了数据溢出功能，由于是4位秒表，最多计到一分钟，当秒表到达一分钟时，秒表自动暂停显示在60：00秒处，此时二极管发亮，起警示灯作用。
清零后则可继续计时。
（5）、由于条件有限，我们自己用导线制作了电源、清零、暂停等开关以减少导线的拔插造成的面板的不美观。
下图为完整课程设计的实物图：五、课程设计原理：本课程设计由模6000计数器和其控制电路组成，模6000计数器功能由同步加法计数器74163和与非门74LS00组成。
74163的功能及用法：74163同步加法计数器具有以下功能：（1）、同步清零功能。
当清零端输入低电平，还必须有时钟脉冲CP的上升沿作用才能使各触发器清零，此过程为同步清零。
（2）、同步并行置数功能。
（3）、同步二进制加计数功能。
（4）、保持功能。
综上所述，74163是具有同步清零、同步置数功能的4位二进制同步计数器。
74163的应用：（1）、构成任意模的计数器将74163与少量门电路结合可构成任意模计数器。
数字秒表电路图
数字秒表电路图
数字秒表电路如图所示。
图中的5G5544(IC1)是一块石英钟集成电路，在电路中作为秒信号发生器使用。
5G5544从③、⑤脚输出周期为2S的脉冲，经由VD3、VD4和VT1组成的非逻辑电平转换电路后，可得到秒信号的输出。
CD4518(IC2)内部封装有两个相同的十进制计数器，所以可形成二位计数，如果需要更多位的计数，可以进行多级级联。
CD4511(IC3、1C4)是BCD-7段译码/驱动集成电路，它将十进制计数器输出的BCD码译成笔画码并驱动LED数码显示器显示所计秒数。
随着秒信号的不断加入，共阴极LED数码显示器会不断显示出计数的秒数。
图:数字秒表电路图S1是清零开关，当按下S1时，CD4518的Cr端便可得到一个正脉冲，使电路清零。
因为5G5544集成电路的工作电压为1.2-2V，所以需经VD1、VD2，降压后向其提供工作电源。
电子技术课程设计---秒表数码显示电路数字秒表电路设计
电子技术课程设计---秒表数码显示电路数字秒表电路设计一，课题名称秒表数码显示电路数字秒表电路设计二，设计要求1. 设计1MHz时钟：2．完成0~59小时59分59秒范围内的计时：3．通过按键设置计时起点与终点，计时精度为10ms：4. 计时暂停、恢复和清零功能；5. 计时时间报警功能；三，比较和选定设计的系统方案，画出系统框图1.1，课题分析与方案确定本题要求计数至59时59分59秒，所以要用到六个数码管。
计数精度为10ms,及计数分辨率为0.01秒，所以需要相应的信号发生器。
暂停功能和清零功能通过开关进行控制。
最终方案是使用六个74LS160，六个数码管，以及两个VCC来进行设计，总体采用同步预置法。
1.2，总体设计方案及系统框图数字式秒表，必须有数字显示。
按设计要求，必须用数码管来做显示器。
题目要求59时59分59秒，则需要六个数码管。
要求计数分辨率为0.01秒，则需要相应频率的信号发生器。
总体上，采用六个74LS160计数器。
使用同步预置法，实现59时59分59秒的计时。
将两个74LS160组合，并通过同步预置法实现六十进制，六个计数器分成三组，分别对应时、分、秒的功能。
四，单元电路设计、参数计算和器件选择1.1，各个模块单元设计74LS160 芯片同步十进制计数器（直接清零）作用：1、用于快速计数的内部超前进位.2、用于n 位级联的进位输出.3、同步可编程序.4、有置数控制线.5、二极管箝位输入.6、直接清零.7、同步计数.74LS160的功能真值表。
功能表：图20引脚图：图21逻辑符号及其引脚功能图：图2274ls160中的ls代表为低功耗肖特基型芯片。
74160为标准型芯片。
结构功能一样。
2、160为可预置的十进制计数器，共有54/74160 和54/74LS160 两种线路结构型式,其主要电器特性的典型值如表3-1(不同厂家具体值有差别): 异步清零端/MR1 为低电平时，不管时钟端CP信号状态如何，都可以完成清零功能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
姓名 刘宇超 班级 1208302 学号 1120830217
实验日期 节次 教师签字 成绩
两位数字秒表设计
1.实验目的
1）掌握555定时器和74LS161计数器的使用方法。
2）进一步熟悉各种仪器的操作方法。
3）提高独立分析问题和解决问题的能力。
2.总体设计方案或技术路线
本实验要用同步加法计数器74LS161构成60进制加法计数器，并用555产生脉冲信号，共同构成时钟信号生成的设计和计数器的设计。
555定时器简介：
555定时器是一种模拟电路和数字电路相结合的中规模集成器件，它性能优良，适用范围很广，外部加接少量的阻容元件可以很方便地组成单稳态触发器和多谐振荡器，以及不需外接元件就可组成施密特触发器。
因此集成555定时被广泛应用于脉冲波形的产生与变换、测量与控制等方面。
下图为用555定时器设计的多谐振荡器的电路图及其电路产生的波形。
由多谐振荡器原理，结合上图可知其振荡周期。
为电容充电时间，为电容放电时间。
充电时间 11212()ln 20.7()T R R C R R C =+≈+
放电时间222ln 20.7T R C R C =≈
矩形波的振荡周期121212ln 2(2)0.7(2)T T T R R C R R C =+=+≈+
555组成的多谐振荡器实际电路参数的选择：由于实际电路所给的器件有有限其中，R1=510K Ω,R2=470K Ω,RC 震荡器电容C2=1 uF 。
所以得到其振荡周期
T=0.7（0.51+0.47x2）=1.015s，约为1s。
74LS161简介：
74LS161 为可预置的4 位二进制同步计数器,它可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。
本次试验设计要设计60进制加法计数器，其大于一个74LS161的计数范围需要进行级联。
借助Cr对计数器清零，可以实现60进制的计数。
由于74LS161为异步加法计数器故需在低位的QC、QB 和高位的QB、QA 进行与运算后进行与非运算后作为清零信号，于是得到下图的计数器。
3.实验电路图
4.仪器设备名称、型号和技术指标
555定时器*1、74LS161计数器*2、74LS00N*3
5.理论分析或仿真分析结果
实验成功，得到想要的结果，能够实现60进制的秒表计数功能
6.详细实验步骤及实验测量数据记录（包括各仪器、仪表量程及内阻的记录）
实验步骤：
（1）按数字电子秒表设计电路图搭接好设计电路；
（2）用示波器观察555第3管脚输出的矩形脉冲，调电路中的RP使555输出冲为T为1s左右；
（3）S1闭合，检查第1块计数器QD端应有周期为0.1秒的脉冲输出，S1断开QD端无脉冲输出；
（4）S2断开秒表应清为00，S2接通（S1闭合），秒表应开始计数。
7.实验结论
实验成功，能够达到预期目标，从555输出周期为1s左右的方波脉冲，低位计数器计数，显示器显示“9”后，高位显示“1”的同时低位显示“0”，以此循环计数，到达59后置零重新开始计数。
8.实验中出现的问题及解决对策
在第一次试验中，低位的“9”及进位同时发生，即高位的“1”和低位的“9”会同时发生。
然后进行调试：
（1）将U6A的输入端直接接到七段显示器的1010上，发现在“9”后正常进位，但是在应该显示“0”的时候出现了“A”，接着才是“0”，失败；
（2）将U4B的输入端直接接到七段显示器的1001上，来控制进位，得到想要的结果，成功。
9.本次实验的收获和体会、对电路实验室的意见或建议
可以看到设计的电路能够完成设计题目的基本要求，而其改进方法，主要是在同步计数器在进位时的不可靠而加以改进，采用直接输入的方式，使进位不受其他干扰，达到了实验预先的期望，提高了进位的可靠性。
通过此次设计，加深了对555定时器的工作原理及由其构建电路的认识，掌握如何用其搭建多谐振荡器。
对计数器有了进一步的理解，尤其对异步清零来说，确保其清零的可靠性是相当有必要的，而本实验采用的同步置数也让我有了更深的体会，同时对进位的探究与实验让我对电路的设计其有了进一步的理解。
10．参考文献
邓玉元蒋卓勤. 2003. Multisim 2001及其在电子设计中的应用. 西安: 西安电子科技大学出版社.
康华光. 2000. 电子技术基础数字部分（第四版）. 北京：高等教育出版社.
刘修文. 2005. 实用电子电路设计制作. 中国电力出版社.
蔡忠法. 2005. 电子技术试验与课程设计. 浙江大学出版社.。