北京科技大学计算机体系结构总复习汇总(无重复带计算)
计算机体系结构期末复习
计算机体系结构期末复习资料1.并行性：是指在同一时刻或者是同一时间间隔内完成两种或两种以上性质相同或不同的工作。
2.CPI：每条指令执行时所花费的平均时钟周期。
3.体系结构：即计算机的属性，即概念性结构与功能特性。
4.Amdahl定理：加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。
5.信息存储的整数边界：信息在主存中存放的起始地址必须是该信息（字节数）的整数倍。
6.指令系统的正交性：指在指令中各个不同含义的字段，在编码时应互不相关，相互独立。
7.流水线技术：是指将一个重复的时序过程，分解成为若干子过程，而每个过程都可有效在其专用功能段上与其他子过程同时执行。
8.定向技术：在某条指令产生一个结果之前，其他指令并不直接需要该计算结果，如果能将该计算结果从其他产生的地方直接送到其他指令需要它的地方，那么就可以避免暂停的技术就叫定向技术。
9.相关：衡量两个随机变量之间相关程度的指标。
10.向量流水处理机：是指处理机具有向量数据表示并通过向量指令对向量的各元素进行处理。
、11.定向：将计算结果从其产生的地方直接送到其他指令需要它的地方，或所有需要它的功能单元，避免暂停。
12.指令集的并行：当指令之间不存在相关时，它们在流水线中是可以重叠起来并行执行。
13.记分牌技术：流出和读操作数。
在没有结构冲突时,尽可能早地执行没有数据冲突的指令,实现每个时钟周期执行一条指令。
如果某条指令被暂停,而后面的指令与流水线中正在执行或被暂停的指令都不相关,是这些指令可以跨越它,继续流出和执行下去。
14.Tomasulo算法：寄存器换名是通过保留站和流出逻辑来共同完成,当指令流出时,如果其操作数还没有计算出来,则该指令中相应的寄存器换名将产生这个操作数的保留站的标识。
因此,指令流出到保留站后,其操作数寄存器或者换成了数据本身,或换成了保留站的标识,和寄存器无关。
后面指令对该寄存器的写入操作就不会产生WAR冲突。
计算机体系结构考试总结
计算机体系构造考试总结考试范围：1—6章题型：名词翻译简答题计算题一．名词解释1.什么是虚拟机：用软件实现旳机器2.什么是透明性：本来存在旳事物或属性，从某种角度看似乎不存在3.什么是系列机：在一种厂家生产旳具有相似旳体系构造，但具有不同样旳构成和实现旳一系列不同样型号旳机器。
系列机必须保证顾客看到旳机器属性一致。
系统旳软件必须兼容4.什么是模拟？什么是仿真？两者区别：在一台既有旳计算机上实现另一台计算机旳指令系统。
所有用软件实现旳叫模拟，用软件、硬件、固件混合实现旳叫仿真区别：模拟措施速度低，仿真措施速度高仿真需要较多旳硬件（包括控制存储器）系统构造差异大旳机器难于用仿真措施实现除了指令系统之外，尚有存储系统、I/O系统、中断系统、控制台旳操作等5.什么是并行性？什么是并发？在同一时刻或同一时间间隔内完毕两种或两种以上性质相似或不同样旳工作。
它包括同步性和并发性两重含义。
从执行程序旳角度和处理数据旳角度看，并行性均有不同样旳并行等级。
并发性：两个或两个以上旳事件在同一时间间隔发生。
6.CISC，RISC，VLIW体现什么？CISC：复杂指令集计算机（Complex Instruction Set Computer），是一种指令集构造（ISA），通过强化指令功能，减少程序旳指令条数，实现软件功能向硬件功能转移，以抵达提高性能旳目旳RISC：精简指令集计算机（Reduced Instruction Set Computer），是一种指令集构造（ISA），通过减少指令总数和简化指令旳功能来减少硬件设计旳复杂度，提高指令旳执行速度VLIW：超长指令字（一种显式指令级并行指令系统，二维程序构造，指令级并行度高）7.什么是程序局部性原理：程序在执行时所访问旳地址不是随机旳，而是相对簇聚；这种簇聚包括指令和数据两部分，程序旳局部性原理包括程序旳时间局部性和程序旳空间局部性。
8.什么是快表什么是慢表？快表：即转换后援缓冲器（Translation Lookaside Buffer），简称TLB，寄存页表旳小容量高速缓存器慢表：9.设备无关性：计算机系统旳使用者，在需要更换外围设备时，多种不同样型号，不同样生产厂家旳设备都可以直接通过独立于详细设备旳原则接口与计算机系统连接。
计算机体系结构期末考试知识点与答案
计算机体系结构期末考试知识点与答案体系结构复习重点.doc1.冯.诺依蔓计算机的特点答：冯·若依曼计算机的主要特点如下：存储程序方式。
指令和数据都是以字的方式存放在同一个存储器中，没有区别，由机器状态来确定从存储器读出的字是指令或数据。
指令串行执行，并由控制器集中加以控制、单元定长的一维线性空间的存储器使用低级机器语言，数据以二进制形式表示。
单处理机结构，以运算器作为中心。
其实，他最大的特点就是简单易操作。
2. T（C）＝<K*K',D*D',W*W'>所描述的三个层次（8页）答：3个层次为控制器、算术逻辑部件、基本逻辑部件3. 计算机系统结构的分类（5页）4. 计算机系统中的数据表示（38页）5. 指令系统设计的原则答：指令系统的设计原则是，应特别注意如何支持编译系统能高效、简易地将源程序翻译成目标代码。
首先是正交性：又称分离原则或互不相干原则。
即指令中各个有不同含义的字段之间，在编码时应互相独立、互不相关。
规整性：对相似的操作数做出相同的规定。
可扩充性：要保留一定余量的操作码空间，为以后的扩展所用。
对称性：为了使编译能更加方便，通常希望操作具有对称性。
6. 流水操作中的相关答：流水操作过程中会出现一下的3个相关：资源或结构相关、数据相关、和控制相关。
资源相关是指当有多条指令进入流水线后在同一机器周期内争用同一功能部件所发生的冲突。
数据相关：这是由于流水线中的各条指令的重叠操作使得原来对操作数的访问顺序发生了变化，从而导致了数据相关的冲突。
控制相关主要是转移指令引起的，比起数据相关来，他会使流水线丧失更多的性能。
7. 向量机中对向量的各种运算可以采用的加工方式（149页）答：向量机中对向量的各种运算可以采用不同的加工方式，但比较有效的加工方式应是尽量避免出现数据相关和尽量减少对向量功能的转换。
一种普通加工方式称为横向加工，它是按向量顺序计算的。
另外一种加工方式称为垂直加工，即它是先纵向加工所有B和C向量中元素对的相加操作。
计算机系统结构复习资料
第一章层次结构：微程序机器级、机器语言、操作系统虚拟机、汇编语言虚拟机、高级语言虚拟机、应用语言虚拟机。
翻译与解释：语言实现的两种基本技术。
共同点是以执行一串L级语言指令来实现一条L+1级指令；不同点：翻译技术是把L+1转为L级程序后，再执行新产生的L级程序，执行过程中，L+1级程序不再被访问；而解释技术是每当一条L+1级指令被译码后，就直接去执行一串等效的L级指令，然后再去取下一条L+1的指令，以此重复执行。
计算机体系结构：程序员所看到的计算机属性，即概念性结构与功能特性。
计算机组成：计算机系统结构的逻辑实现，包含物理机器级的数据流和控制流的组成以及逻辑设计等。
计算机实现：计算机组成的物理实现。
透明性：计算机系统结构具有层次结构性，透明性是指某一层次的观察者通过该层次的广义语言了解和使用机器，而不必关心其内层是如何工作和如何实现各自的功能并行性：计算机系统在同一时刻或在同一时间间隔内进行多种运算或操作（同时性并发性）提高并行性的途径：1、时间重叠在并行概念中加入时间因素，让多个处理过程在时间上错开，轮流、重叠地使用同一套硬件设备的各个部分2、资源重复：在并行性概念中引入空间因粗，以数量取胜。
通过重复设臵硬件资源，大幅度提供计算机系统的性能3、资源共享：一种软件方法，它使多个任务按一定时间顺序轮流使用同一套硬件设备同构型多处理机：由多个不同类型，至少负担不同功能的处理机组成，他们按照作业要求的顺序，利用时间重叠原理，依次对他们的多个任务进行加工，各自完成规定的功能动作。
异构性多处理机：由多个同类型或至少担负同类功能的处理机组成，他们同时处理同一作业中能并行执行多个任务。
第二章指令集结构分类：堆栈结构、累加器结构以及通用寄存器结构。
RISC与CISC的区别(包括各自的优缺点)：CISC即复杂指令集计算机，他是增强指令功能，把越来越多的功能交由硬件来实现，并且指令的数量也越来越多。
缺点：1、各种指令的使用频度相差悬殊。
计算机系统结构总复习
• 3.熟练掌握等长码编码、哈夫曼编码和扩展操作 的编码方法，能求出各种方法编码的平均码长。 领会扩展操作码中短码不能是长码的前缀的概念。 能综述指令格式优化设计的各种办法，并能按要 求设计较优化的指令格式。 • 4.领会并能综述出沿着增强指令功能方向按三个 不同的面向（面向目标程序、面向高级语言、面 向操作系统）的优化实现，发展和改进指令系统 所要达到的目标，采取的思路好途径。领会高级 语言机器的定义，它有哪两种形式，以及高级语 言机器为什么难以发展起来的原因。 • 5.了解CISC的问题和RISC的优点。能概述出设计 RISC机器的一般原则及基本技术。领会为什么要 将CISC与RISC进行结合。
重点： • 自定义数据表示； • 浮点数尾的基值选择； • 数的下溢处理方法； • 寻址方式中的再定位技术； • 信息在存储器中按整数边界存储的概念； • 操作码和指令字格式的优化； • CISC指令系统的改进途径综述； • RISC概念及所采用的基本技术等。
应掌握： • 1.领会数据表示与数据结构的关系，自定义数据表示中标 志符数据表示的优点，标志符数据表示与数据描述符的差 别，向量数据表示（向量处理机）和堆栈数据表示（堆栈 计算机）的基本特征。理解在计算机系统中确定和引入数 据表示的原则。掌握浮点数尾数基值大小对哪些方面有影 响的趋势。给出浮点数字段的位数，在尾数基值取不同值 时，能定量计算出浮点数的可表示值范围和可表示数的个 数。能比较和综述四种尾数下溢处理的方法、误差特性、 优缺点及适用的场合。掌握查表舍入法填写下溢处理表的 原则，并会具体填表。 • 2.了解指令系统中三种面向的寻址方式各有什么优缺点。 了解寻址方式在指令中的两种指明方式及其优缺点。理解 逻辑地址变换成物理地址中所采用的静态再定位和动态再 定位技术的不同，基址寻址和变址寻址的不同。领会信息 在内存中按整数边界存储的含义、编址要求、存在问题和 适用场合。
计算机系统结构复习资料
计算机系统结构复习资料第⼀章计算机系统结构的基本概念从处理数据的⾓度看，并⾏级别有位串字串，位并字串，位⽚串字并，全并⾏。
位串字串和位并字串基本上构成了SIMD。
位⽚串字并的例⼦有：相联处理机STARAN，MPP。
全并⾏的例⼦有：阵列处理机ILLIAC IV。
从加⼯信息的⾓度看，并⾏级别有存储器操作并⾏，处理器操作步骤并⾏，处理器操作并⾏，指令、任务、作业并⾏。
存储器操作并⾏是指可以在⼀个存储周期内并⾏读出多个CPU字的，采⽤单体多字、多体单字或多体多字的交叉访问主存系统，进⽽采⽤按内容访问⽅式，位⽚串字并或全并⾏⽅式，在⼀个主存周期内实现对存储器中⼤量字的⾼速并⾏操作。
例⼦有并⾏存储器系统，以相联存储器为核⼼构成的相联处理机。
处理器操作步骤并⾏是指在并⾏性概念中引⼊时间因素，让多个处理过程在时间上错开，轮流重复地执⾏使⽤同⼀套设备的各个部分，加快硬件周转来赢得速度。
例⼦有流⽔线处理机。
处理器操作并⾏是指⼀个指令部件同时控制多个处理单元，实现⼀条指令对多个数据的操作。
擅长对向量、数组进⾏处理。
例⼦有阵列处理机。
指令、任务、作业并⾏是指多个独⽴的处理机分别执⾏各⾃的指令、任务、作业。
例⼦有多处理机，计算机⽹络，分布处理系统。
并⾏性的开发途径有时间重叠(TimeInterleaving)，资源重复(Resource Replication)，资源共享(Resource Sharing)。
时间重叠是指在并⾏性概念中引⼊时间因素，让多个处理过程在时间上错开，轮流重复地执⾏使⽤同⼀套设备的各个部分，加快硬件周转来赢得速度。
例⼦有流⽔线处理机。
资源重复是指⼀个指令部件同时控制多个处理单元，实现⼀条指令对多个数据的操作。
例⼦有阵列处理机，相联处理机。
资源共享是指⽤软件⽅法让多个⽤户按⼀定时间顺序轮流使⽤同⼀套资源以提⾼资源的利⽤率，从⽽提⾼系统性能。
例⼦有多处理机，计算机⽹络，分布处理系统。
SISD:⼀个指令部件控制⼀个操作部件，实现⼀条指令对⼀个数据的操作。
计算机体系结构复习题(有答案)
A.目录表法 B.比较对法 C.页表法 D.堆栈法 41．组相联映象、LRU 替换的 Cache 存储器，不影响 Cache 命中率的是（ ） A.增加 Cache 中的块数 B.增大组的大小 C.增大主存容量 D.增大块的大小 42．指令间的“一次重叠”是指（ ） A.“取指 k+1”与“分析 k” B.“分析 k+1”与“执行 k” C.“分析 k”与“执行 k+1” D.“取指 k+1”与“执行 k” 43．静态流水线是指（ ） A.只有一种功能的流水线 B.功能不能改变的流水线 C.同时只能完成一种功能的多功能流水线 D.可同时执行多种功能的流水线 44．在流水机器中，全局性相关是指（ ） A.先写后读相关 B.先读后写相关 C.指令相关 D.由转移指令引起的相关 45．多处理机中在先的程序段 1 中的指令 CA*B 和在后的程序段 2 中的指令 AD+E 之 间存在（ ） 。 A.RAW 数据相关 B.WAR 数据相关 C.RAR 数据相关 D.WAR 数据相关 二、填空题（20 分） 1. 实现程序移植的主要途径有统一高级语言、系列机、_____________和______________。 2．从计算机处理数据的并行性看，由低到高的并行性等级，可有位串字串、位并字串、 _____________和______________。 3．从对执行程序或指令的控制方式上，将计算机系统分为由控制驱动的控制流方式，由数 据驱动的_____________流方式，按_____________驱动的规约方式等。 4 ．浮点数尾数基值增大，可使运算中的精度损失 _____________ ，可表示数的精度变 _____________。 5．评价存储器性能的基本要求是大容量、_____________和_____________。 6 ． Cache 存 储 器 是 增 加 辅 助 _____________ 件 ， 使 之 速 度 接 近 于 Cache 的 ， 容 量 是 _____________的。 7．设 T1 和 T2 为 CPU 访问到 M1 和 M2 中信息的时间，H 为命中 M1 的概率，则由 M1 和 M2 构成的二级存储层次的等效访问时间应等于_____________。 8．在 ILLIAC IV 阵列机上，实现 N 个元素的累加和，相对单处理机上的顺序相加，速度 提高的最大比值只是_____________倍。 9．就本质而言，并行性包含着_________________和_________________的二重含义。 10．多处理机可用 FORK、JOIN 语句来管理进程的并行，其中，FORK 用于_____________ 新的进程，JOIN 用于_____________先前已并发的进程。 11. 系列机软件兼容必须做到_____________兼容，尽可能争取______________兼容。 12． 从计算机执行程序的并行性看，由低到高的并行性等级可分为_____________、指令之 间、任务或进程间和_____________间四级。 13． 沿时间重叠技术途径发展的同构型多处理机系统的典型代表是_____________处理机； 沿资源重复技术途径发展的同构型多处理机系统的典型代表是_____________处理机。 14．自定义数据表示又分为 _____________表示和_____________表示两类。
计算机体系结构知识点汇总
计算机体系结构知识点汇总(总20页)-CAL-FENGHAI.-(YICAI)-Company One1-CAL-本页仅作为文档封面，使用请直接删除第一章计算机体系结构的基本概念1.计算机系统结构的经典定义程序员所看到的计算机属性，即概念性结构与功能特性。
（计算机组成：指计算机系统结构的逻辑实现。
计算机实现：计算机组成的物理实现）2.计算机系统的多级层次结构：1.虚拟机：应用语言机器->高级语言机器->汇编语言机器->操作系统机器2.物理机：传统机器语言机器->微程序机器3.透明性：在计算机技术中，把这种本来存在的事物或属性，但从某种角度看又好像不存在的概念称为透明性。
4.编译：先用转换程序把高一级机器上的程序转换为低一级机器上等效的程序5.解释：对于高一级机器上的程序中的每一条语句或指令，都转去执行低一级机器上的一段等效程序。
6.常见的计算机系统结构分类法有两种：Flynn分类法、冯氏分类法（按系统并行度）进行分类。
Flynn分类法把计算机系统的结构分为4类：单指令流单数据流(SISD)单指令流多数据流(SIMD)多指令流单数据流(MISD)多指令流多数据流(MIMD)IS指令流，DS数据流，CS（控制流），CU（控制部件），PU（处理部件），MM，SM（表示存储器）7.计算机设计的定量原理：1.大概率事件优先原理（分配更多资源，达到更高性能）2.Amdahl定理：加速比：(Fe为可改进比例（可改进部分的执行时间/总的执行时间），Se为部件加速比（改进前/改进后）3.程序的局部性原理：时间局部性：程序即将使用的信息很可能是目前使用的信息。
空间局部性：即将用到的信息可能与目前用到的信息在空间上相邻或相近。
4.CPU性能公式：1.时钟周期时间2.CPI：CPI = 执行程序所需的时钟周期数／IC3.IC(程序所执行的指令条数)8.并行性：计算机系统在同一时刻或者同一时间间隔内进行多种运算或操作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、名词解释1、Cache 2:1 经验规则：大小为N的直接映像Cache的失效率约等于大小为N/2的两路组相联Cache的失效率。
2、计算机体系结构：指那些对程序员可见的系统属性，还包括设计思想与体系结构。
3、同构型多处理机：由多个同类型，至少担负同等功能的处理机组成，同时处理同一作业中能并行执行的多个任务。
4、通道处理机：能够执行有限I/O指令，并且能够被多台外围设备共享的小型DMA专用处理机。
5、堆栈型机器：其CPU中存储操作数的主要单元是堆栈。
6、Victim Cache：在Cache与下一级存储器的数据通路之间增设一个全相联的小Cache，用来存放由于失效而被丢弃（替换）的那些块。
7、RAID：廉价磁盘冗余阵列或独立磁盘冗余阵列8、累加器型机器：其CPU中存储操作数的主要单元是累加器9、透明性：在计算机技术中，对本来存在的事物或属性，但从某种角度看又好象不存在的概念称为透明性。
10、向量处理机：面向向量型并行计算，以流水线结构为主的并行处理计算机。
11、通用寄存器型机器：CPU中存储操作数的主要单元是通用寄存器。
12、虚拟Cache：访问Cache的索引和标识都是虚拟地址的一部分。
13、机群：机群是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。
它由多台同构或异构的独立计算机通过高性能网络或局域网互连在一起，协同完成特定的并行计算任务。
从用户的角度来看，机群就是一个单一、集中的计算资源。
14、定向技术：当流水线中出现数据冲突时，可以将计算结果从其产生的地方直接送到其他指令中需要它的地方，或所有需要它的功能单元，避免暂停。
15、系列机：由同一厂家生产的具有相同的系统结构，但具有不同组成和实现的一系列不同型号的机器。
16、强制性失效：当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是强制性失效。
17、失效率：CPU在第一级存储器中找不到所需数据的概率。
18、数据相关：对于两条指令i（在前）和j（在后），如果下述条件之一成立，则称指令j 与指令i数据相关：（1）指令j使用指令i产生的结果；（2）指令j与指令k数据相关，而指令k又与指令i数据相关。
19、失效开销：CPU向第二级存储器发出访问请求到把这个数据块调入第一级存储器所需的时间。
20、容量失效：如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效。
这种失效称为容量失效。
21、通道：①传输信息的数据通路。
②计算机系统中传送信息和数据的装臵。
22、指令级并行：并行执行两条或两条以上的指令。
1、Cache失效可以分为（强制失效）、（冲突失效）和（容量失效）三种。
2、说出三种对计算机发展非常关键的实现技术:(逻辑电路) 、(磁盘)和(网络) 。
3、2:1 Cache经验规则是指大小为N的（直接映象）Cache的失效率约等于大小为N/2的（两路组相联）Cache的失效率。
4、单机和多机系统中并行性发展的技术途径有：（时间重叠）、（资源重复）、（资源共享)。
5、通道分为（字节多路）通道、（选择）通道和（数组多路）通道三种类型6、流水线中的相关有（名）相关、（数据）相关和（控制）相关三种。
7、在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（名）相关,否则就有可能出现（名相关）、（数据相关）和（控制）相关。
8、输入/输出系统包括（外部设备(I/O设备，辅助存储器)）和（其与主机之间的控制部分）9、设计I/O系统的三个标准是（成本）、（性能）和（容量）。
10、存储器层次结构设计技术的基本依据是程序的（访问的局部性原理）。
11、相联度越高，（冲突）失效就越少；（强制性）失效不受Cache容量的影响，但（容量）失效却随着容量的增加而减少。
12、在虚拟存储器中，一般采用（全相连）地址映象方法和（LRU）更新策略。
13、计算机系统中提高并行性的技术途径有（时间重叠）、（资源重复）、（资源共享)三种。
在高性能单处理机的发展中，起主导作用的是（时间重叠原理）。
14、对向量的处理有（水平处理）方式、（垂直处理）方式和（分组处理）方式。
15、同构型多处理机和异构型多处理机所采用的提高并行性的技术途径分别是（时间重叠）和（资源重复）。
16、地址映象方法有(全相联)、(组相联)和(直接相联)三种，其中(全相联)的冲突率最低。
17、软件兼容有（向上兼容）、（向下兼容）、（向前兼容）和（向后兼容）四种。
其中（向后兼容）是软件兼容的根本特征。
18、流水线数据相关(冲突)有三种，分别是：（写后读相关(WAR)）、（读后写相关(RAW)）和（写后写相关(WAW)）。
19、从处理数据的角度，并行性等级可以分为字串位串、（字串位并）、（字并位串）和全并行。
20、从执行程序的角度看，并行性等级可以分为：(指令内部并行)、（指令级并行）、（线程级并行）、（任务级或过程级并行）和作业或程序级并行。
21、在存储层次中，常用的替换算法有（随机法）、（FIFO）和（LRU）。
22、设有一个“Cache-主存”层次，Cache为4块，主存为8块；试分别对于以下2种情况，计算访存块地址为5时的索引（index）。
(1)组相联，每组两块；索引为（1）。
5%2=1(2)直接映象；索引为（1）。
5%423、根据CPU内部存储单元类型，可将指令集结构分为（堆栈）型指令集结构、（累加器）型指令集结构和（通用寄存器）型指令集结构。
1、简述使用物理地址进行DMA存在的问题，及其解决办法。
1）对于超过一页的数据缓冲区，由于缓冲区使用的页面在物理存储器中不一定是连续的，所以传输可能会发生问题。
2）如果DMA正在存储器和缓冲区之间传输数据时，操作系统从存储器中移出（或重定位）一些页面，那么，DMA将会在存储器中错误的物理页面上进行数据传输。
解决方法：使操作系统在I/O的传输过程中确保DMA设备所访问的页面都位于物理存储器中，这些页面被称为是钉在了主存中。
利用“虚拟DMA”技术，允许DMA设备直接使用虚拟地址，并在DMA期间由硬件将虚拟地址转换为物理地址。
在采用虚拟DMA的情况下，如果进程在内存中被移动，操作系统应该能够及时地修改相应的DMA地址表。
2、从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型3、在指令集结构设计中，应该考虑哪些主要问题？1）①指令集功能设计：主要有RISC和CISC两种技术发展方向；②寻址方式的设计：设臵寻址方式可以通过对基准程序进行测试统计，察看各种寻址方式的使用频度，根据适用频度设臵相应必要的寻址方式；③操作数表示和操作数类型：主要的操作数类型和操作数表示的选择有，浮点数据类型（可以采用IEEE 754标准）、整型数据类型（8位、16位、32位的表示方法）、字符型（8位）、十进制数据类型（压缩十进制和非压缩十进制数据表示）等等。
2）寻址方式的表示：可以将寻址方式编码与操作码中，也可将寻址方式作为一个单独的域来表示。
3）指令集格式的设计：有固定长度编码方式、可变长编码方式和混合编码方式三种选择。
4、试以系列机为例，说明计算机体系结构、计算机组成和计算机实现三者之间的关系。
1）如在设计主存系统时，i）确定主存容量、编址方式、寻址范围属于计算机系统结构。
ii）确定主存周期、逻辑上是否采用并行主存、逻辑设计等属于计算机组成。
iii）选择存储芯片类型、微组装技术、线路设计等属于计算机实现。
2）计算机组成是计算机系统结构的逻辑实现。
计算机实现是计算机组成的物理实现。
一种体系结构可以有多种组成。
一种组成可以有多种实现。
5、任写出五种降低Cache失效开销的方法（Cache的优化技术），并简述其基本思想。
1）让读失效优先于写：Cache中的写缓冲器导致对存储器访问的复杂化，所以推迟对读失效的处理并检查写缓冲器的内容。
2）写缓冲合并：如果写缓冲器中已经有了待写入的数据，就要把这次的写入地址与写缓冲器中已有的所有地址进行比较，看是否有匹配的项。
如果有地址匹配而对应的位臵又是空闲的，就把这次要写入的数据与该项合并。
3）请求字处理技术：从下一级存储器调入Cache的块中，只有请求字是立即需要的。
所以应尽早把请求字发送给CPU。
4）非阻塞Cache技术：Cache失效时仍允许CPU进行其他的命中访问。
5）采用二级Cache：第一级Cache小而快，第二级Cache容量大，即快和容量二者兼顾6、指令集结构设计中表示寻址方式的主要方法有哪些？简述这些方法的优缺点。
1）将寻址方式编于操作码中，由操作码在描述指令的同时也描述了相应的寻址方式。
优缺点：这种方式译码快，但操作码和寻址方式的结合不仅增加了指令的条数，导致了指令的多样性，而且增加了CPU对指令译码的难度。
2）为每个操作数设臵一个地址描述符，由该地址描述符表示相应操作数的寻址方式。
优缺点：这种方式译码较慢，但操作码和寻址独立，易于指令扩展。
7、软件兼容有几种？其中哪一种是软件兼容的根本特征？1）软件兼容：一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。
分为：向上、下、前、后兼容四种。
2）上（下）：按某档计算机编制的程序，不加修改就能运行于比它高（低）档的计算机。
3）后（前）兼容：按某个时期投入市场的某种型号计算机编制的程序，不加修改地就能运行于在它之后（前）投入市场的计算机。
4）向后兼容是一定要保证的，它是软件兼容的根本特征，是系列机的根本特征。
8、造成流水线“断流”的主要原因是哪三种相关？简述三种相关的基本思想。
1）数据相关：指令j使用指令i产生的结果，或者指令j与指令k数据相关，指令k又与指令i数据相关。
2）名相关：两条指令使用相同的名，但他们之间并没有数据流动。
3）控制相关：由分支指令引起，需要根据分支指令的执行结果来确定后续指令是否执行9、计算机体系结构设计和分析中最经常使用的三条基本原则是什么？并说出它们的含义。
1）以经常性事件为重点：对经常发生的情况进行优化，使分配更多的资源，达到更高的性能或者分配更多的电能。
2）Amdahl定律：加快某部件执行速度所能获得的系统性能加速比，受限于该部件的执行事件占系统中总执行事件的百分比。
3）程序的局部性原理：程序执行时所访问的存储器地址分布不是随机的，而是相对的簇聚。
10、通道分为哪三种类型？它们分别适合为哪种外围设备服务？1）字节多路通道。
一种简单的共享通道，主要为多台低速或中速的外围设备服务。
2）数组多路通道。
适于为高速设备服务。
3）选择通道。
为多台高速外围设备（如磁盘存储器等）服务的。
11、调度分支延迟指令有哪三种常用方法？它们各有什么优缺点。
1）从前调度：可以有效提高流水线性能，但分支必须不依赖于被调度的指令。