计算机体系结构复习计算题
《计算机体系结构》练习题1
第 1 页学 院 姓 名 学 号 任课教师 考场教室 座位号……………………密…………封……………线……………以……………内……………答…………题……………无……………效………………………… 第一套练习题 一、选择题（每小题2分，共20分） 1.计算机能自动连续工作的关键是（ ）。
A.存储程序的工作方式 B.以运算器为中心 C.以存储器为中心 D.采用Cache 、主存和辅存三级存储结构 2.某指令系统的指令字长为12位，每一地址码长4位，采用扩展操作码。
若指令系统只有8条二地址指令，则最多有（ ）条一地址指令。
A.32 B.64 C.128 D.256 3.CPU 从内存中获取的指令，是通过（ ）总线传送的。
A.地址数据 B.数据 C.控制 D.串行 4.加法器中第i 位的进位产生函数i G 为（ ）。
A.i i A B B.i i A B ⊕ C.1i i i A B C −⊕⊕ D.1()i i i A B C −⊕ 5.存储器的随机访问方式是指（ ）。
A.可随意访问存储器 B.按随机文件访问存储器 C.可对存储器进行读出与写入 D.可按地址随机地访问任一编址单元，其访问时间相同且与地址无关 6.在对单管动态存储器进行读操作后，为保持存1的电容上电容量的稳定，因此，动态存储器随后应进行（ ）操作。
A.重写 B.刷新 C.防止电荷泄露 D.数据备份 7.在8088系统的I/O 控制方式中，数据传送期间不需要CPU 干预的是（ ）。
A.DMA 方式 B.中断方式 C.查询方式 D.无条件传送方式 8.8088CPU 工作在最小模式时，若包含IO/M =0，DT/R =0，WR=1,RD=0等几种主要时序信号控制的 操作是（ ）。
A.对存储器进行读 B.对存储器进行写 C.对IO 进行读 D.对IO 进行写 9.8088系统中，若DS=C000H ，则当前DS 段可寻址的存储空间最大范围是（ ）。
计算机体系结构考试卷子及答案
1.某台主频为1GHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下:求该计算机的有效CPI、MIPS和程序执行时间。
（10分）2.将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？3.如果某计算机系统有3个部件可以改进，则这3个部件进改进后达到的加速比分别为：S1=30，S2=20，S3=10。
（1）如果部件1和部件2改进前的执行之间占整个系统执行的时间比例都为30%，那么，部件3改进前的执行时间占整个系统执行时间的比例为多少，才能使3个部件都改进后的整个系统的加速比Sn达到10？（2）如果3个部件改进前执行时间占整个系统执行时间的比例分别是30%，30%和20%，那么，3个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？（10分）4.假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。
具体数据如下表所示:(1）改进后，各类操作的加速比分别是多少?(2）各类操作单独改进后，程序获得的加速比分别是多少?(3）4类操作均改进后，整个程序的加速比是多少?5.一台模型机的9条指令的使用频度如下：（10分）ADD（加）：26%SHR（右移）：2%SUB（减）：17%CLL（循环左移）：5%JOM（按页转移）：11%CLA（累加器清零）：15%STO（存）：2%STP（停机）：12%JMP（转移）：10%试设计这9条指令的Huffman编码的操作码表示以及其等长扩展操作码表示，并计算这两种表示的平均操作码长度。
6.有一个“Cache-主存”存储层次。
主存共分为8个块（0～7），Cache为4个块（0～3），采用直接映像方式。
（1）对于如下主存块地址流：0、2、6、1、3、7、0、1、4、5、4、6、0、7、2，如主存中内容一开始未装入Cache，请列出每次访问后Cache中各块的分配情况；（2）对于（1），指出既发生块失效又发生块争用的时刻；（3）对于（1），求出此期间的Cache命中率。
计算机体系结构基础知识试题及
计算机体系结构基础知识试题及答案解析一、选择题1. B2. A3. D4. C5. B6. C7. A8. D9. B 10. C二、填空题1. 互联网2. 中央处理器3. 存储器4. 输入/输出设备三、简答题1. 计算机体系结构是指计算机硬件与软件之间的逻辑结构和功能关系，即计算机的整体结构和组成方式。
2. CPU（中央处理器）是计算机体系结构的核心，它负责执行计算机的指令并控制计算机的运行。
3. 存储器是计算机中用于存储数据和程序的部件，包括主存储器（RAM）和辅助存储器（硬盘、固态硬盘等）。
4. 输入/输出设备用于实现计算机与外部设备之间的数据交换，包括显示器、键盘、鼠标、打印机等。
四、论述题计算机体系结构是计算机科学中的重要组成部分，它对于计算机的设计和开发具有重要意义。
计算机体系结构的基本原理可以通过一系列试题来进行检测和考察。
下面是一套基础的计算机体系结构试题及其答案解析。
首先是选择题部分，这部分试题主要考察对计算机体系结构基础知识的理解和应用能力。
通过选择正确的答案来判断考生对相关知识的掌握情况。
根据试题解析，我们可以得出正确的答案和解释。
接下来是填空题部分，这部分试题主要考察考生对计算机体系结构相关术语的理解和记忆能力。
通过填写正确的术语来补全句子，从而测试考生对相关知识的熟悉程度。
最后是简答题部分，这部分试题通过提出开放式问题，要求考生对计算机体系结构的相关概念和原理进行简要的叙述。
考生需要用清晰、准确的语言来回答问题，展示自己对知识的理解和运用能力。
综上所述，计算机体系结构基础知识试题及答案解析是一套用于考察计算机科学学习者对计算机体系结构基本原理的掌握程度的试题。
通过做题和解析，考生可以检测自己的学习效果，并加深对相关知识的理解。
希望这套试题能为广大学习者提供帮助，推动计算机科学的进一步发展。
计算机体系结构试题及答案
计算机体系结构试题及答案一、简答题1、请你简述冯·诺依曼结构的工作原理。
指出：它的结构特点是什么？冯·诺依曼结构是指计算机采用存储程序的工作方式，包含五个部分：算术逻辑单元（ALU）、控制单元（CU）、存储器（Memory）、输入/输出设备（I/O）、数据通路（Bus）。
它的工作原理是，程序从存储器中读取指令，指令分解成操作码和地址，控制单元根据操作码控制算术逻辑单元完成运算，然后将结果存储到存储器中或输出到I/O设备中。
其结构特点是：CPU与存储器采用同一总线，存储程序的方式，将数据和指令存储在同一存储器中，指令操作码和地址采用相同位数的二进制代码表示。
2、请你简述计算机的指令周期，以及每个阶段的作用。
指令周期是指计算机执行一条指令所经历的若干个阶段，一般包括取指令（Fetch）、指令译码（Decode）、执行指令（Execute）、存储结果（Write Back）四个阶段。
具体作用如下：取指令：从存储器中读取指令。
指令译码：对指令进行解析，确定指令的类型和操作数。
执行指令：根据指令类型和操作数进行相应的运算。
存储结果：将执行结果存储到指定的地址中，或者输出到I/O设备中。
3、请你简述计算机CPU的主要组成部分及其作用。
计算机CPU包含三个主要组成部分：算术逻辑单元（ALU）、控制单元（CU）、寄存器组。
具体作用如下：算术逻辑单元（ALU）：执行算术和逻辑运算，例如加、减、乘、除、与、或、非等运算。
控制单元（CU）：控制计算机的运行，包括指令译码、节拍发生、中断处理、目标跳转等操作。
寄存器组：存储一些特殊的数据，例如程序计数器（PC）、指令寄存器（IR）、通用寄存器等。
4、请你简述计算机的系统总线及其作用。
计算机的系统总线是一种用于传送信息的共享通信通路，分为三类：地址总线（Address Bus）、数据总线（Data Bus）、控制总线（Control Bus）。
其主要作用是实现各个组件之间的数据传输和控制信号传送，如CPU向存储器读写数据、I/O设备访问存储器等。
计算机系统结构考试计算题
计算机系统结构考试计算题3.12 有一指令流水线如下所示（1）求连续输入10条指令，该流水线的实际吞吐率和效率；（2）该流水线的“瓶颈”在哪一段？请采取两种不同的措施消除此“瓶颈”。
对于你所给出的两种新的流水线，连续输入10条指令时，其实际吞吐率和效率各是多少？解：（1）2200(ns)2009200)10050(50t )1n (t T maxm1i i pipeline =?++++=?-+?=∑= )(ns 2201T nTP 1pipeline-==45.45%1154400TP mtTP E m1i i≈=?=??=∑= （2）瓶颈在3、4段。
变成八级流水线（细分）850(ns)509850t 1)(n t T maxm1i i pipeline =?+?=?-+?=∑=)(ns 851T nTP 1pipeline-==58.82%17108400TP mtiTP E m1i ≈=?=??=∑= ? 重复设置部件出50ns 50ns 100ns 200ns)(ns 851T nTP 1pipeline-==58.82%1710885010400E ≈=??=3.13有一个流水线由4段组成，其中每当流经第3段时，总要在该段循环一次，然后才能流到第4段。
如果每段经过一次所需要的时间都是，问：（1）当在流水线的输入端连续地每时间输入任务时，该流水线会发生什么情况？（2）此流水线的最大吞吐率为多少？如果每输入一个任务，连续处理10个任务时的实际吞吐率和效率是多少？（3）当每段时间不变时，如何提高该流水线的吞吐率？仍连续处理10个任务时，其吞吐率提高多少？解：（1）会发生流水线阻塞情况。
第1个任务 S1 S2 S3 S3 S4第2个任务 S1 S2 stall S3 S3 S4第3个任务 S1 stall S2 stall S3 S3 S4第4个任务 S1 stall S2 stall S3 S3 S4（2）t ?t ?2123-13-24-14-2 4-3 4-41 23_1 3_2 4_1 4_2 4_3 4_4 1 11 12 2 223 3 334 4 445 5 55 6 6 667 7 778 8 9 9 1010 89108910 850ns时间段54.35%925045TP E 2310T nTp 23T 21TP pipelinepipeline max ≈=??=??==?=?=t t t t（3）重复设置部件t t=??==751410T nTP pipeline吞吐率提高倍数＝tt ??231075＝1.643.14 有一条静态多功能流水线由5段组成，加法用1、3、4、5段，乘法用1、2、5段，第3段的时间为2△t ，其余各段的时间均为△t ，而且流水线的输出可以直接返回输入端或 )(41i i i B A +∏=段t14暂存于相应的流水寄存器中。
计算机体系结构期末考试题(A卷)
福建师大网络教育学院《计算机体系结构》期末复习题系别_________ 班级_________ 姓名__________ 学号__________一、填空题（每空1分）1.按照弗林（Flynn）分类法，计算机系统可以分为4类：SISD计算机、______计算机、_______计算机和_______计算机。
2. 改进之后的冯•诺依曼计算机的只要特点是__________。
3. 当前计算机系统中的存储系统是一个层次结构，其各层分别为__________。
4.高速缓冲存储器的地址映象方式有三种，它们分别是：__________、__________、__________。
5.虚拟存储器的三种管理方式是__________，__________和__________6.目前计算机中常用数据有__________，__________和__________三种类型。
7.通常可能出现的流水线的相关性有__________。
8.解决中断引起的流水线断流的方法有_______和________。
9.目前向量处理机的系统结构有两种：__________和__________。
10.通用计算机基本指令分为5类，它们分别是：__________。
11．执行指令x1=x2+x3；x4=x1-x5会引起__________类型的数据相关，执行指令x5=x4*x3；x4=x0+x6会引起__________类型的数据相关，执行指令x6=x1+x2；x6=x4*x5会引起__________类型的数据相关。
12．多计算机网络中，通常出现的4种通信模式是__________。
13.传统的冯•诺依曼计算机是以控制驱动方式工作，以数据驱动方式工作的典型计算机是_______，以需求驱动方式工作的典型计算机是_______，以模式匹配驱动方式工作的典型计算机是_______。
二、名词解释（每题2分）1.计算机体系结构：2.系列机：3.模拟:4.程序的局部性原理:5.MIPS：6.高速缓冲存储器:7.虚拟存储器:8.快表:9.程序定位：10.延迟转移技术：11.窗口重叠技术：12.流水线技术：13.动态流水线：14.静态流水线：15.线性流水线：16.非线性流水线：17.流水线的吞吐率：18.超流水线计算机：19.向量的分段开采技术：20.基准测试程序：三、简答题（每题5分）1.什么是存储系统？2.简述全相联映象规则。
计算机体系结构复习题(有答案)
A.目录表法 B.比较对法 C.页表法 D.堆栈法 41．组相联映象、LRU 替换的 Cache 存储器，不影响 Cache 命中率的是（ ） A.增加 Cache 中的块数 B.增大组的大小 C.增大主存容量 D.增大块的大小 42．指令间的“一次重叠”是指（ ） A.“取指 k+1”与“分析 k” B.“分析 k+1”与“执行 k” C.“分析 k”与“执行 k+1” D.“取指 k+1”与“执行 k” 43．静态流水线是指（ ） A.只有一种功能的流水线 B.功能不能改变的流水线 C.同时只能完成一种功能的多功能流水线 D.可同时执行多种功能的流水线 44．在流水机器中，全局性相关是指（ ） A.先写后读相关 B.先读后写相关 C.指令相关 D.由转移指令引起的相关 45．多处理机中在先的程序段 1 中的指令 CA*B 和在后的程序段 2 中的指令 AD+E 之 间存在（ ） 。 A.RAW 数据相关 B.WAR 数据相关 C.RAR 数据相关 D.WAR 数据相关 二、填空题（20 分） 1. 实现程序移植的主要途径有统一高级语言、系列机、_____________和______________。 2．从计算机处理数据的并行性看，由低到高的并行性等级，可有位串字串、位并字串、 _____________和______________。 3．从对执行程序或指令的控制方式上，将计算机系统分为由控制驱动的控制流方式，由数 据驱动的_____________流方式，按_____________驱动的规约方式等。 4 ．浮点数尾数基值增大，可使运算中的精度损失 _____________ ，可表示数的精度变 _____________。 5．评价存储器性能的基本要求是大容量、_____________和_____________。 6 ． Cache 存 储 器 是 增 加 辅 助 _____________ 件 ， 使 之 速 度 接 近 于 Cache 的 ， 容 量 是 _____________的。 7．设 T1 和 T2 为 CPU 访问到 M1 和 M2 中信息的时间，H 为命中 M1 的概率，则由 M1 和 M2 构成的二级存储层次的等效访问时间应等于_____________。 8．在 ILLIAC IV 阵列机上，实现 N 个元素的累加和，相对单处理机上的顺序相加，速度 提高的最大比值只是_____________倍。 9．就本质而言，并行性包含着_________________和_________________的二重含义。 10．多处理机可用 FORK、JOIN 语句来管理进程的并行，其中，FORK 用于_____________ 新的进程，JOIN 用于_____________先前已并发的进程。 11. 系列机软件兼容必须做到_____________兼容，尽可能争取______________兼容。 12． 从计算机执行程序的并行性看，由低到高的并行性等级可分为_____________、指令之 间、任务或进程间和_____________间四级。 13． 沿时间重叠技术途径发展的同构型多处理机系统的典型代表是_____________处理机； 沿资源重复技术途径发展的同构型多处理机系统的典型代表是_____________处理机。 14．自定义数据表示又分为 _____________表示和_____________表示两类。
计算机体系结构试卷试题(答案全)
一填空题（每空1分，共30分）1、系列机是指具有相同的体系结构，但具有不同组织和实现的一系列不同型号的机器。
2、存储程序计算机结构上的主要特点之一是以运算器为中心。
3、从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用解释方法实现，第4或更高级用翻译方法实现。
4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的大概率事件优先原则。
5、容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19 位，主存区号为 6 位。
6、可改进比例的值总是小于等于1 。
7、一般有两种策略来保存寄存器的内容,即：调用者保存和被调用者保存。
8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。
9、对某流水线处理器测试时发现其存在结构冲突，通常可采用资源重复和流水化功能单元方法解决该问题。
10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。
11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。
12、为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。
13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。
14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。
15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。
二、选择题（1—15题，每题1分，共15分）1、下面的指令中， A 不属于RISC处理器指令集。
Ａ.ADD R4,[1000] Ｂ.LD R3,(R4) Ｃ.SUB R4,R3 Ｄ.SD 0(R3),R42. 在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了 A 的影响。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1. 将计算机系统中某一功能的处理速度加快10倍，但该功能的处理时间仅为整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少
根据Amdahl 定律可知： 系统加速比 ＝ ＝
＝
由题可知： 可改进比例 = 40% = 部件加速比 = 10 系统加速比 =
采用此增强功能方法后，能使整个系统的性能提高倍。
2. 假设一台计算机的I/O 处理占10％，当其CPU 性能改进到原来的10倍时，而I/O 性能仅改进为原来的两倍时，系统总体性能会有什么改进
加速比＝1/（10%/2+90%/10）=
本题反映了Amdahl 定律，要改进一个系统的性能要对各方面性能都进行改进，不然系统中最慢的地方就成为新系统的瓶颈。
3. 双输入端的加、乘双功能静态流水线有1、2、3、4四个子部件，延时分别为Δt, Δt, 2Δt, Δt ，“加”由1→2→4组成，“乘”由1
→3→4组成，输出可直接返回输入或锁存。
现执行
∑=*+4
1
])[(i i
i
i
c b a
（1） 画出流水时空图，标出流水线输入端数据变化情况。
（2） 求运算全部完成所需的时间和流水线效率。
（3） 找出瓶颈子过程并将其细分，重新画出时空图并计算流水时间和效率。
（1）
（2）由上图可知，全部运算完的时间是23Δt 。
92
37
23437=∆⨯∆=
t t η
（3）
部件 ① ② ③ ④ ⑤ ⑥ 结果
输入 a 1 a 2 a 3 a 4 a 1+b 1 a 2+b 2 a 3+b 3 a 4+b 4 ① ③ ⑤ b 1 b 2 b 3 b 4 c 1 c 2 c 3 c 4 ② ④ ⑥
Δt
4 3 2 1
由上图可知，流水时间为20Δt 。
10037
20537=
∆⨯∆=
t t η
4. 有一条流水线如下所示。
50ns
50ns
100ns
200ns
(1) 求连续输入5指令，该流水线的实际吞吐率和效率；
(2) 该流水线的瓶颈在哪一段请采取两种不同的措施消除此“瓶颈”。
对于你所给出的新流水线，计算连续输入5条指令时，其实际吞吐率和效率。
5. 假设我们考虑条件分支指令的两种不同设计方法如下：
(a)CPUA ：通过比较指令设置条件码，然后测试条件码进行分支； (b)CPUB ：在分支指令中包括比较过程。
在两种CPU 中，条件分支指令都占用2个时钟周期而所有其它指令占用1个时钟周期，对于CPUA ，执行的指令中分支指令占30%；由于每个分支指令之前都需要有比较指令，因此比较指令也占30%。
由于CPUA 在分支时不需要比较，因此假设它的时钟周期时间比CPUB 的快倍。
哪一个CPU 更快如果CPUA 的时钟周期时间仅仅比CPUB 的快倍，哪一个CPU 更快呢
我们不考虑所有系统问题，所以可以用CPU 性能公式。
占用2个时钟周期的分支指令占总指令的30%，剩下的指令占用1个时钟周期。
所以
CPIA = × 2 + × 1 = 则CPU 性能为：
总CPU 时间A = IC × × 时钟周期A 根据假设，有：
时钟周期B = × 时钟周期A
在CPUB 中没有独立的比较指令，所以CPUB 的程序量为CPUA 的70%，分支指令的比例为： 30%/70% = %
这些分支指令占用2个时钟周期，而剩下的%的指令占用1个时钟周期，因此：
CPIB = × 2 + × 1 =
因为CPUB不执行比较，故：
ICB = ×ICA
因此CPUB性能为：
总CPU时间B = ICB ×CPIB ×时钟周期B
= ×ICA ×××时钟周期A)
= ×ICA ×时钟周期A
在这些假设之下，尽管CPUB执行指令条数较少，CPUA因为有着更短的时钟周期，所以比CPUB快。
如果CPUA的时钟周期时间仅仅比CPUB的快倍，则
时钟周期B = ×时钟周期A
CPUB的性能为：
总CPU时间B = ICB ×CPIB ×时钟周期B
= ×ICA ×××时钟周期A)
= ×ICA ×时钟周期A
因此CPUB由于执行更少指令条数，比CPUA运行更快。
6.假设Cache失效开销为70个时钟周期，当不考虑存储器停顿时，所有指令的执行时间都是个时钟周期，访问Cache失效率为2%，平
均每条指令访存次。
试分析考虑Cache的失效后，Cache对性能的影响。
若不采用Cache，性能会怎样
考虑Cache的失效后，性能为
CPU时间有cache＝IC×（＋（×2 %×70））×时钟周期时间
＝IC××时钟周期时间
当考虑了Cache的失效影响后，CPI就会增大。
本例中CPI从理想计算机的增加到，是原来的倍。
若不采用Cache，CPI将增加为＋70×＝86，即超过原来的40倍。
7.我们考虑某一个机器。
假设Cache读失效开销为30个时钟周期，写失效开销为60个时钟周期，当不考虑存储器停顿时，所有指令
的执行时间都是2个时钟周期，Cache的读失效率和写失效率均为5%，平均每条指令读存储器次，写存储器次。
试分析考虑Cache 的失效后，Cache对性能的影响。
平均每条指令存储器停顿时钟周期数
＝“读”的次数×读失效率×读失效开销＋
“写”的次数×写失效率×写失效开销
＝×5%×30＋×5%×60＝
CPU时间=IC*(CPI执行+存储器停顿周期数/指令数)*时钟周期时间
考虑Cache的失效后，性能为
CPU时间有Cache＝IC×（＋）×时钟周期时间
＝IC××时钟周期时间
当考虑了Cache的失效影响后，CPI从理想计算机的增加到，是原来的倍。
8. 假设在一台40MHZ处理机上运行200,000条指令的目标代码，程序主要由四种指令组成。
根据程序跟踪实验结果，已知指令混合比和每种指令所需的指令数如下：
1）计算在单处理机上用上述跟踪数据运行程序的平均CPI。
2）根据1）所得的CPI,计算相应的MIPS速率。
(a)
(b)。