基于内插滤波器符号同步的实现

基于内插滤波器符号同步的实现陈卫东,孙 栋,张华冲(中国电子科技集团公司第五十四研究所,河北石家庄050081)摘 要:比较了同步采样和异步采样条件下符号同步实现方法的不同,在全数字接收机中需要采用内插方法来实现符号同步,内插滤波器是一种线性时变滤波器,在工程中可以采用多项式内插函数来近似,采用FARROW 结构实现。

在此基础上介绍了内插法符号同步环路的结构,组成单元,其中详细介绍了内插控制器和定时误差检测器的原理。

在AWGN 信道中针对QAM 64信号进行了仿真和实现,眼图和星座图恢复良好,该符号同步环路可以应用于侦察接收机的解调器中。

关键词:全数字接收机;内插滤波器;符号同步中图分类号:TN914.42 文献标识码:A 文章编号:1003-3114(2009)06-53-3Design of Symbol Synchronization Circuit Based on InterpolationC HE N Wei dong,SUN Dong,ZHANG Hua chong(The 54th Research Insti tute of CETC,Shijiazhuang Hebei 050081,China)Abstract :In traditional demodulator synchronization sampling is used.In all di g i tal recei ver based on the non synchronization samplin g timing recovery is achieved with the help of interpolator.Cubic interpolator,interpolation controller and Gardner Algoithm for symbol timing error detection are introduced in detail i n this paper.The performance of the design is well i n si mulation.The desi gn is implemented in XILINX FPGA and i t can be applied to demodulation for reconnaissance receiver.Key words:all digital receiver;interpolator;symbol synchronization收稿日期:2009-09-01作者简介:陈卫东(1968-),男,高级工程师。

主要研究方向:通信信号处理、软件无线电。

0 引言符号同步的主要任务是从接收到的信号中估计出恢复时钟相位与最佳采样位置的相位误差信息,并根据该信息,将本地采样时钟调整到能够对码元进行最佳检测的相位上,得到信号的最佳采样值,这些采样值中包含判决时刻的信号值。

传统的数字化解调器一般采用零中频方案,需要零中频信道单元把中频信号变换为I Q 两路零中频信号,再进行A/D 采样,定时恢复是通过调整AD 采样时钟相位来完成的,这种接收机定时恢复环路结构简单,但是环路包含模拟单元,模拟器件的非线性,稳定性较差,会对定时恢复的精度,可靠性造成影响。

在全数字接收机中,A/D 采样在中频完成,数字下变频确保了I Q 幅度、相位的一致性,定时恢复环路完全在数字域实现。

在具体实现中,整个环路可以在一片FPGA 芯片内完成,可靠性与稳定性得到了很大提高。

符号同步是全数字接收机中的一个关键技术。

传统的解调器采用同步采样方式,即符号同步环路锁定后,采样时钟频率是符号速率的整倍数,采样点中包含了判决时刻。

在全数字接收机中,采用异步采样方式,即采样时钟频率与发送端时钟频率不相关,而是一个固定时钟频率,采样点中不包含判决时刻。

由于采样不同步而引入的定时速率和相位误差,需要用数字信号处理的方法来补偿,即通过定时误差估值控制内插滤波器对采样得到的信号样本值进行插值运算,从而得到信号在最佳采样时刻的近似值。

内插滤波器即是完成这一功能必须的环节。

1 内插原理Gardner 在其文献中给出了速率转换模型来分析内插滤波器,该模型如图1所示。

图1 内插滤波器速率转换模型设发送的线性调制符号周期为T,T s 为采样周期。

在全数字接收机中,由于T s 的定时来源于独立工程实践及应用技术的本地振荡时钟,所以TT s的值一般情况下是无理数。

把采样值输入内插滤波器,输出的抽样值表示为y (kT i ),它是以T i 为周期的函数,因T i 与T 是同步的,所以应有T i =Tk,k 是一小整数。

然后,内插滤波器根据k 值降抽样恢复出原始数据。

对照图1可以看出,插值滤波器实际上完成了时变插值和抽取的功能。

信号样值经DAC 与模拟滤波器h I (t )后,输出信号为:y (kT i )= m x (m T s )h I (kT i -mT s )。

(1)可以用一个无限长FIR 滤波器完成理想线性内插,但在实际中滤波器通常取N 个抽头。

定义kT i =T s (kT i T s )=(m k + k )T s ,式中,m k =int [k T iT s]表示内插基点, k =int [kT iT s]-m k (0 k <1),表示分数间隔,I 2-I 1+1为内插滤波器的长度,由此得到内插公式:y (kT i )= I2i =I1x [(m k -i)T s ]h I [(i + k )T s ]。

(2)由式(2)可见,内插滤波器是一种线性滤波器,但它的内插估值点 k 随时间变化,因此数字插值滤波器脉冲响应也是随时间变化的,即数字插值滤波器是一种典型的时变线性滤波器。

在实现中,滤波器系数可以根据 k 的量化值查表得到,也可以根据 k 值实时计算得到。

在本方案中采用系数实时计算的方式。

虽然sinc 内插函数提供了平坦的通带响应和理想的阻带镜像频谱抑制性能,但是用少数几个样值点来完成估值是困难的,sinc 函数插值不容易实现,插值也是不理想的。

在全数字接收机中,可以采用多项式内插函数,如抛物线内插函数,立方内插函数。

采用立方内插函数的内插滤波器的实现结构如图2所示,完成一次插值运算需要4个采样点数据。

图2 立方内插函数的实现框图内插滤波器需要 k 、m k 两个控制量,这2个变量由内插控制器产生,内插控制器可以用NC O 或迭代的方法实现。

2 实现方案为了跟踪采样频偏和相偏,采用二阶锁相环结构,符号同步环路如图3所示,主要由内插滤波器,定时误差检测器(TED ),环路滤波器,内插控制器等组成。

定时误差检测器对经过匹配滤波后的数据提取定时误差,误差信号经过环路滤波器滤除高频噪声后送给内插控制器,内插控制器主要由一个递减NCO 组成,NC O 溢出时输出分数间隔 k ,溢出信号和 k决定内插滤波器的插值基点和滤波器系数。

图3 符号同步环路实现框图在这种实现中,有3个时钟域。

内插滤波器和内插控制器的工作时钟是采样时钟1/T s ,匹配滤波器和TE D 单元工作时钟是1/T i ,环路滤波器单元工作时钟是1/T ,上采样单元完成在不同时钟域的数据交换。

下面详细说明每部分的功能和实现。

2.1 内插滤波器完成对异步采样数据的插值运算与数据抽取功能,内插滤波器选用拉格朗日3次内插函数。

输入为数字下变频后的I Q 两路正交基带信号,采样率为1/T s ,内插滤波器后的数据采样率为k /T,k 为1、2、4等小整数,由选用的TED 算法决定,这里取为2。

2.2 定时误差提取算法定时误差提取采用Gardner 提出的定时误差检测算法,这是一种利用波形检测提取定时信息的方法,该算法不需要辅助数据,并且算法性能与载波偏差无关。

该算法可以工作在捕获和跟踪模式,每个符号只需要2个采样点。

其基本思想是:当前后2个码元发生变化或不变化,匹配滤波后的基带信号的幅度和极性都会有相应的变化,如果提取出相邻码元最佳采样点的幅度和极性变化信息,再加上相邻码元过渡点是否为零这一信息,就可以从采样信工程实践及应用技术号中提取出定时误差。

设接收端基带信号为:y(t)=y I(t)+j y Q(t)=pa P g(t-pT)。

(3)式中,a P为传输的复数数据,g(t-pT)为成型滤波滤波器基带函数,对y(t)的采样值可能产生定时偏差,Gardner算法提取的定时误差如下式所示:( )=y I((n-12)T+ )[y I(n T+ )-y I((n-1)T+ )]+y Q((n-12)T+ )[y Q(nT+ )-y Q((n-1)T+ )]。

(4)式中,y I、y Q表示同相和正交分量,T为符号周期, 为定时误差。

可以证明当接收信号中存在载波偏差时,对定时误差的提取没有影响。

2.3 环路滤波器环路滤波器采用一阶低通数字滤波器,环路为二阶数字锁相环,可以跟踪采样频偏与相位偏差。

调节环路滤波器的直通路和积分路的系数,可以改变载波环路的收敛时间、捕获带宽、稳态抖动等性能,环路的阻尼因子 通常取为0.707,此时,环路噪声带宽,收敛时间等参数取得最好的折衷。

将同步过程分为捕获和跟踪阶段,首先是捕获阶段,环路采用较大的带宽捕获时钟频率误差,这样可以使环路较快的达到频率锁定,进入跟踪阶段后,减小环路带宽,可以使环路稳态抖动减小。

通过检测环路滤波器积分路输出数据的方差可以判定环路是否进入频率锁定状态。

2.4 内插控制器内插滤波器的控制由一个基于NCO的控制器来完成。

NC O的步进由环路滤波器输出的误差信号进行跟踪调整,每次相位累加器溢出时,产生一个溢出标志ovfl,溢出标志决定内插器选择哪4个连续采样点数据x(m k-1)Ts、x m k T s、x(m k+1)T s、x(m k+2)T s进行内插运算。

ovfl 信号周期即为T i,由该信号分频即可得到符号时钟。

NC O溢出时刻的前一采样时刻的值与 0相乘,得到分数间隔 k,这里 0=T sT i,而分数间隔决定了内插滤波器的系数。

3 仿真和实现结果在64QAM调制方式,符号速率为20Msps,信号载频为140MHz,采样时钟频率为190MHz,SNR=25dB时,对符号同步环路的性能进行仿真,符号同步后的眼图和星座图如图4所示。

图4 环路锁定后眼图和星座图以XILI NX公司的FPGA为硬件平台,针对64QAM信号实现全数字解调器,其中的符号同步环路采用本文方案。

通过VHDL仿真,及综合布局布线,结果表明,符号同步环路在4000个符号处可以入锁,并且环路锁定稳定,星座图恢复良好。

4 结束语本文介绍的符号同步方案可以把异步采样数据通过内插运算得到同步采样点的数据,完全可以应用到全数字接收机中,定时误差提取采用非数据辅助的Gardner算法,可以使得符号同步环路独立于载波环,调试方便,可移植性强。