Michael quirk半导体制造技术_第四章硅和硅片制备PPT课件
合集下载
半导体材料制备 ppt课件
最佳生长温度
生长速度
1150
小
1100
中
1050
大
1000
中
空气中反应
高温热分解
冒烟
小
冒烟
小
着火
中
着火
大
硅外延生长步骤
（1）硅片清洗 （2）装硅片 （3）通氢排气 （4）升温 （5）高温处理 （6）气相抛光 （7）通氢排气 （8）外延生长 （9）通氢排气 （10）降温 （11）开炉取片
（1）硅片清洗
10.5 半导体外延生长技术
外延生长技术对于半导体器件具有重要意义 在外延生长过程中，衬底起到籽晶的作用，外延层则保持 了与衬底相同的晶体结构和晶向 如果衬底材料和外延层是同一种材料，称为同质外延 如果衬底材料和外延层不是同一种材料，称为异质外延
外延生长的优点
外延生长中，外延层中的杂质浓度可以方便地 通过控制反应气流中的杂质含量加以调节，而 不依赖于衬底中的杂质种类与掺杂水平。单晶 生长需要进行杂质掺杂。 外延生长可以选择性的进行生长，不同材料的 外延生长，不同成分的外延生长，这对于器件 的制备尤为重要。 一些半导体材料目前只能用外延生长来制备， 如GaN
（4）升温
升到反应所需要的温度
注意升温速率
（5）高温处理
温度升到12000C时，保温10分钟，进行高温 处理
目的是对衬底进一步清洁： 1. 除去吸附在衬底表面的杂质； 2. 除去表面的薄层SiO2，生成的SiO易挥发
SiO2 Si 2SiO
（6）气相抛光
气相抛光的目的是对衬底表面进行腐蚀， 以除去衬底表面1um的薄层，使硅表面以纯 净的硅原子，晶格较完整的状态进行外延 生长
半导体材料制造技术
硅原子中有一个硅原子被一个砷原子取代，其电阻率将 下降到0.2 Ώ-cm ，电导率增加了1250000倍
硅掺杂
9.3、单晶硅的生长：
将半导体级的多晶硅转化成一块大尺寸的单晶硅 ，即所谓硅锭。
9.3.1 CZ法——Czochralski法 CZ是目前普遍应用的方法，是20世纪90年代初期
才出现的方法。
半导体材料制造技术 ——硅和硅片的制造
9.1 集成电路概述
9.1 集成时代
电子管
晶体管
集成电路
9.2 半导体级硅的制备过程
半导体级硅（Semiconductor Grade Silicon, SGS）：
用来制造芯片的硅材料称为半导体级硅。其纯度 为99.9999999%。
半导体级硅的纯度要求：
含少于百万分之二的碳元素； 少于十亿分之（ppb）级III、V族元素（掺杂元素），
MOS集成电路是以金属-氧化物-半导体（MOS ）场效应晶体管为主要元件构成的集成电路。
9.5 CMOS 集成电路的制备简介
9.5 MOS 集成电路的制备简介
9.5 MOS 集成电路的制备简介
主要完成：
氧化、扩散、 沉积、退火
9.5 MOS 集成电路的制备简介
在硅片上没有光刻胶的条件下，在硅片上进行图形的制 作的工艺
到99.9999999%半导体级硅。
SiHCl3 (气) + H2(气) —— Si（固） + HCl（气）
9.2 半导体级硅的制备过程
半导体级硅的制造步骤：
第三步是在一个称为西门子反应器中进行，这种工艺又称为西 门子工艺。
将SiHCl3气体与H2气体一起通 入西门子反应器中，然后在加热的 超纯硅棒（硅棒温度为1100 ℃ 左 右）上，经过几天的化学反应，得 到高纯硅。
硅掺杂
9.3、单晶硅的生长：
将半导体级的多晶硅转化成一块大尺寸的单晶硅 ，即所谓硅锭。
9.3.1 CZ法——Czochralski法 CZ是目前普遍应用的方法，是20世纪90年代初期
才出现的方法。
半导体材料制造技术 ——硅和硅片的制造
9.1 集成电路概述
9.1 集成时代
电子管
晶体管
集成电路
9.2 半导体级硅的制备过程
半导体级硅（Semiconductor Grade Silicon, SGS）：
用来制造芯片的硅材料称为半导体级硅。其纯度 为99.9999999%。
半导体级硅的纯度要求：
含少于百万分之二的碳元素； 少于十亿分之（ppb）级III、V族元素（掺杂元素），
MOS集成电路是以金属-氧化物-半导体（MOS ）场效应晶体管为主要元件构成的集成电路。
9.5 CMOS 集成电路的制备简介
9.5 MOS 集成电路的制备简介
9.5 MOS 集成电路的制备简介
主要完成：
氧化、扩散、 沉积、退火
9.5 MOS 集成电路的制备简介
在硅片上没有光刻胶的条件下，在硅片上进行图形的制 作的工艺
到99.9999999%半导体级硅。
SiHCl3 (气) + H2(气) —— Si（固） + HCl（气）
9.2 半导体级硅的制备过程
半导体级硅的制造步骤：
第三步是在一个称为西门子反应器中进行，这种工艺又称为西 门子工艺。
将SiHCl3气体与H2气体一起通 入西门子反应器中，然后在加热的 超纯硅棒（硅棒温度为1100 ℃ 左 右）上，经过几天的化学反应，得 到高纯硅。
Michael quirk_半导体制造技术_附录图
Figure A.1
Definitions of Exposure Limits
(Refer to p. 602 for details) • TLV-TWA: Threshold limit values – time weighted average. • TLV-STEL: Threshold limit values – short term exposure limit. • IDLH: Immediately dangerous to life and health.
examplesofhazardsinsemiconductormanufacturing?processchemicals?highlyflammablegases?pyrophoricgases?corrosivegases?toxicorcausticliquids?highvoltages?solvents?mechanicalhazards?hightemperatures?radiationuvlaserxray?freezingtemperatureshazardwarningsignfigurea1332wredwhiteyellowbluehealthhazard0normalnohazard1slighthazard2hazardous3extremelyhazardous4deadlyfirehazard0nonflammable1above200?f2below200?f3below100?f4below73?freactivity0stablenonreactive1unstableifheated2violentlyreactive3maydetonatewithheatorshock4maydetonatespecifichazardoxyoxidizeraciacidalkalkalicorcorrosivewusenowaterradiationhazarddefinitionsofexposurelimitsrefertop
半导体制造技术第四章PPT课件
①定义
半导体器件需要高度完美的晶体，但是，即使使用了最成熟的 技术，完美的晶体还是得不到的。不完美叫做晶体缺陷。
②晶体缺陷的影响
A：生长出不均匀的二氧化硅膜 B：淀积的外延膜质量差 C：掺杂层不均匀 D：在完成的器件中引起有害的漏电流，导致器件不能正 常工作。
.
11
硅中三种普遍的缺陷形式
• 点缺陷：原子层面的局部缺陷 • 位错：错位的晶胞 • 层错：晶体结构的缺陷
高密度和大尺寸芯片的发展需要大直径的晶 圆，最早使用的是1英寸，而现在300mm直径的晶 圆已经投入生产线了。因为晶圆直径越大，单个 芯片的生产成本就越低。然而，直径越大，晶体 结构上和电学性能的一致性就越难以保证，这正 是对晶圆生产的一个挑战。
.
3
2.1 硅的晶体结构
物质分为晶体(单晶，多晶)和非晶体
24 2
5000
0.17
3.0 ( 5%)
Year
(Critical Dimension)
1998
2000
(0.25 mm) (0.18 mm)
200
0.17 (26 x 32)
0.15
300
0.12 26 x 32
0.1
23 2
23 1.5
1000
500
0.13
0.075
2.0 ( 3%) 1.4 ( 2%)
非晶：原子排列无序 晶胞：长程有序的原子模式最基本的实体就是晶胞，
晶胞是三维结构中最简单的由原子组成的重复单 元。 单晶：晶胞在三维方向上整齐地重复排列。 多晶体：晶胞排列不规律
.
4
非晶原子排列
.
5
三维结构的晶胞
晶胞
.
6
半导体器件需要高度完美的晶体，但是，即使使用了最成熟的 技术，完美的晶体还是得不到的。不完美叫做晶体缺陷。
②晶体缺陷的影响
A：生长出不均匀的二氧化硅膜 B：淀积的外延膜质量差 C：掺杂层不均匀 D：在完成的器件中引起有害的漏电流，导致器件不能正 常工作。
.
11
硅中三种普遍的缺陷形式
• 点缺陷：原子层面的局部缺陷 • 位错：错位的晶胞 • 层错：晶体结构的缺陷
高密度和大尺寸芯片的发展需要大直径的晶 圆，最早使用的是1英寸，而现在300mm直径的晶 圆已经投入生产线了。因为晶圆直径越大，单个 芯片的生产成本就越低。然而，直径越大，晶体 结构上和电学性能的一致性就越难以保证，这正 是对晶圆生产的一个挑战。
.
3
2.1 硅的晶体结构
物质分为晶体(单晶，多晶)和非晶体
24 2
5000
0.17
3.0 ( 5%)
Year
(Critical Dimension)
1998
2000
(0.25 mm) (0.18 mm)
200
0.17 (26 x 32)
0.15
300
0.12 26 x 32
0.1
23 2
23 1.5
1000
500
0.13
0.075
2.0 ( 3%) 1.4 ( 2%)
非晶：原子排列无序 晶胞：长程有序的原子模式最基本的实体就是晶胞，
晶胞是三维结构中最简单的由原子组成的重复单 元。 单晶：晶胞在三维方向上整齐地重复排列。 多晶体：晶胞排列不规律
.
4
非晶原子排列
.
5
三维结构的晶胞
晶胞
.
6
《半导体材料》第4讲：硅单晶的制备培训课件
➢ 拉晶开始，先引出一段直径为3～5mm，有一定长度的细 颈，以消除结晶位错，这个过程叫做缩颈（引晶）。然后放大 单晶体直径至工艺要求，进入等径阶段，直至大部分硅融液都 结晶成单晶锭，只剩下少量剩料。
直拉法工艺流程
炉体、籽晶、 硅多晶，掺杂 剂，石英坩埚
将细晶体的直径放粗 至所要求的直径
放肩
清洁处理
晶体将 围绕螺旋位错露
头点旋转生长。螺旋式的 台阶并不随着原子面网一 层层生长而消失，从而使 螺旋式生长持续下去。
螺旋状生长与层状生长不同 的是台阶并不直线式地 等 速前进扫过晶面，而是围绕 着螺旋位错的轴线螺旋状前 进。随着晶体的不断长大， 最终表现在晶面上形成能提 供生长条件信息的各种各样 的螺旋纹。
过饱和度要达到25%以才能生长，而且生长不一 定会连续
➢ 实际上，某些生长体系，过饱和度仅为2%时， 晶体就能顺利生长
➢ 螺旋生长理论（Frank F.C. 1949)：在 晶体生长界面上螺旋 位错露头点所出现的凹角及其延伸所形成的二面凹角可作为 晶体生长的台阶源，促进光滑界面上的生长。
➢ 可解释层生长理论所不能解释的现象，即晶体在很低温的 过饱和度下能够生长的实际现象。
高的材料，如单晶钨等
➢ 在区熔炉炉室內﹐將硅棒用上下夹头保持垂直﹐ 有固定晶向的籽晶在下面﹐在真空或氩氯条件下 ﹐用高频线圈加热(2～3兆赫)﹐使硅棒局部熔化﹐ 依靠硅的表面张力及高频线圈的磁力﹐可以保持 一個稳定的悬浮熔区﹐熔区緩慢上升﹐达到制成 单晶或提纯的目的。
区熔工艺流程
使用高频线圈加热硅棒，熔融硅在 其表面张力作用下形成一个半球
3－2 硅、锗单晶的生长
一、获得单晶的条件 1、在金属熔体中只能形成一个晶核。可以引入籽晶或自发形
直拉法工艺流程
炉体、籽晶、 硅多晶，掺杂 剂，石英坩埚
将细晶体的直径放粗 至所要求的直径
放肩
清洁处理
晶体将 围绕螺旋位错露
头点旋转生长。螺旋式的 台阶并不随着原子面网一 层层生长而消失，从而使 螺旋式生长持续下去。
螺旋状生长与层状生长不同 的是台阶并不直线式地 等 速前进扫过晶面，而是围绕 着螺旋位错的轴线螺旋状前 进。随着晶体的不断长大， 最终表现在晶面上形成能提 供生长条件信息的各种各样 的螺旋纹。
过饱和度要达到25%以才能生长，而且生长不一 定会连续
➢ 实际上，某些生长体系，过饱和度仅为2%时， 晶体就能顺利生长
➢ 螺旋生长理论（Frank F.C. 1949)：在 晶体生长界面上螺旋 位错露头点所出现的凹角及其延伸所形成的二面凹角可作为 晶体生长的台阶源，促进光滑界面上的生长。
➢ 可解释层生长理论所不能解释的现象，即晶体在很低温的 过饱和度下能够生长的实际现象。
高的材料，如单晶钨等
➢ 在区熔炉炉室內﹐將硅棒用上下夹头保持垂直﹐ 有固定晶向的籽晶在下面﹐在真空或氩氯条件下 ﹐用高频线圈加热(2～3兆赫)﹐使硅棒局部熔化﹐ 依靠硅的表面张力及高频线圈的磁力﹐可以保持 一個稳定的悬浮熔区﹐熔区緩慢上升﹐达到制成 单晶或提纯的目的。
区熔工艺流程
使用高频线圈加热硅棒，熔融硅在 其表面张力作用下形成一个半球
3－2 硅、锗单晶的生长
一、获得单晶的条件 1、在金属熔体中只能形成一个晶核。可以引入籽晶或自发形
半导体制造技术ppt
半导体制造的环保与安全
05
采用低能耗的设备、优化生产工艺和强化能源管理，以降低能源消耗。
节能设计
利用废水回收系统，回收利用生产过程中产生的废水，减少用水量。
废水回收
采用低排放的设备、实施废气处理技术，以减少废气排放。
废气减排
半导体制造过程中的环保措施
严格执行国家和地方的安全法规
安全培训
安全检查
半导体制造过程的安全规范
将废弃物按照不同的类别进行收集和处理，以便于回收利用。
废弃物处理和回收利用
分类收集和处理
利用回收技术将废弃物进行处理，以回收利用资源。
回收利用
按照国家和地方的规定，将无法回收利用的废弃物进行合法处理，以减少对环境的污染。
废弃物的合法处理
未来半导体制造技术的前景展望
06
新材料
随着人工智能技术的发展，越来越多的半导体制造设备具备了智能化控制和自主学习的能力。
半导体制造设备的最新发展
更高效的生产线
为了提高生产效率和降低成本，各半导体制造厂家正在致力于改进生产线，提高设备的联动性和生产能力。
更先进的材料和工艺
随着科学技术的发展，越来越多的先进材料和工艺被应用于半导体制造中，如石墨烯、碳纳米管等材料以及更为精细的制程工艺。
薄膜沉积
在晶圆表面沉积所需材料，如半导体、绝缘体或导体等。
封装测试
将芯片封装并测试其性能，以确保其满足要求。
半导体制造的基本步骤
原材料准备
晶圆制备
薄膜沉积
刻蚀工艺
离子注入
封装测试
各步骤中的主要技术
制造工艺的优化
通过对制造工艺参数进行调整和完善，提高产品的质量和产量。
制造工艺的改进
经典半导体制造工艺PPT（2000页）
经典半导体制造工艺PPT（2000页）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
提高芯片可靠性——严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指：IC 的集成度将每隔一年翻一番。
1975年被修改为： IC 的集成度将每隔一年半翻一番。
4. 什么是特征尺寸CD？(10分)最小特征尺寸，称为关键尺寸（Critical Dimension，CD）CD常用于衡量工艺难易的标志。
5. 什么是More moore定律和More than Moore定律？(10分)“More Moore”指的是芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。
“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
4-硅和硅片制备详解
4.3 晶体结构
不仅 SGS 的超高纯度对制造半导体器件非常 关键，而且它也要有几乎完美的晶体结构。只有 这样才能避免对器件特性非常有害的电学和机械 缺陷。
单晶是一种固体材料，它的特点是在许多原 子长程范围内，原子都在三维空间中保持有序且 重复的排列结构，如图4.2所示。 非晶材料同样也是固体材料，但它们没有重 复的结构，并且在原子级结构上体现的是杂乱无 序的结构（见图4.3）。
半导体制造技术
第4章
硅和硅片制备
4.1 引 言
硅是用来制造芯片的最重要半导体材料。对于 可用于制造半导体器件的硅而言。使用一种特殊纯 度级以满足严格的材料和物理要求。 在硅片上制作的芯片的最终质量与开始制作时 所采用的硅片的质量有直接关系。如果原始硅片有 缺陷，那么最终芯片上也肯定会存在缺陷。对硅片 以及制备过程的了解有助于理解硅片在整个芯片制 造过程中的重要性。 纯硅要求将硅原子级的微缺陷降到最小，这些 缺陷对芯片的性能是非常有害的。一旦得到了纯硅 ，就要把它制作成带有想要的晶向、适量的掺杂浓 度和半导体芯片制备所需物理尺寸的硅片。
图 4.6
面心立方金刚石结构
晶向 晶向非常重要， 因为它决定了在硅片中 晶体结构的物理排列是 怎样的。不同晶向的硅 片，其化学、电学和机 械性能是不一样的，而 且会影响工艺条件和最 终的器件性能。 为了描述晶向，我 们需要一个坐标系，如 图4.8所示。 对于单晶 结构，所有的晶胞就会 沿着这个坐标轴重复地 排列。
图 4.2 晶体结构的原子排列
图 4.3 非晶原子结构
晶胞 在晶体材料中，对于长程有序的原子模式最基本的实 体就是晶胞。晶胞在三维结构中是最简单的由原子组成的重 复单元，它给出了晶体结构。下图给出了由晶胞组成的三维 结构。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Reaction
Produce metallurgical grade
1 silicon (MGS) by heating
SiC (s) + SiO2 (s) Si (l) + SiO(g) + CO (g)
silica with carbon
Purify MG silicon through a
3
a process called Siemens to obtain pure semiconductor-
2SiHCl3 (g) + 2H2 (g) 2Si (s) + 6HCl (g)
grade silicon (SGS)
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Objectives
After studying the material in this chapter, you will be able to:
1. Describe how raw silicon is refined into semiconductor grade silicon.
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Siemens Reactor for SG Silicon
SiHCl3
Polycrystalline silicon rod
Figure 4.3
© 2001 by Prentice Hall
Unit Cell in 3-D Structure
Unit cell
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 4.4
by Michael Quirk and Julian Serda
Figure 4.2
© 2001 by Prentice Hall
Amorphous Atomic Structure
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 4.1
© 2001 by Prentice Hall
Atomic Order of a Crystal Structure
Semiconductor Manufacturing Technology
2. Explain the crystal structure and growth method for producing monocrystal silicon.
3. Discuss the major defects in silicon crystal.
4. Outline and describe the basic process steps for wafer preparation, starting from a silicon ingot and finishing with a wafer.
5. State and discuss seven quality measures for wafer suppliers.
6. Explain what is epitaxy and why it i
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Table 4.1
© 2001 by Prentice Hall
Crystal Structure
• Amorphous Materials • Unit Cells • Polycrystal and Monocrystal Structures • Crystal Orientation
Silicon Unit Cell: FCC Diamond Structure
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
by Michael Quirk and Julian Serda
© 2001 by Prentice Hall
Semiconductor-Grade Silicon
Steps to Obtaining Semiconductor Grade Silicon (SGS)
Step Description of Process
© 2001 by Prentice Hall
Faced-centered Cubic (FCC) Unit Cell
Semiconductor Manufacturing Technology
by Michael Quirk and Julian Serda
Figure 4.5
© 2001 by Prentice Hall
Semiconductor Manufacturing Technology
Michael Quirk & Julian Serda © October 2001 by Prentice Hall
Chapter 4
Silicon and Wafer Preparation
Semiconductor Manufacturing Technology
2
chemical reaction to produce a silicon-bearing gas of
Si (s) + 3HCl (g) SiHCl3 (g) + H2 (g) + heat
trichlorosilane (SiHCl3)
SiHCl3 and hydrogen react in