Cyclone IV FPGA 器件系列概述
Altera Cyclone IV GX系列FPGA开发方案
Altera Cyclone IV GX 系列FPGA 开发方案
Altera 公司的Cyclone IV 系列FPGA 包括两个系列:Cyclone IV E 和Cyclone IV GX,具有低成本、低功耗的FPGA 架构,6 K 到150 K 的逻辑单元, 高达6.3 Mb 的嵌入式存储器,小于1.5 W 的总功耗;Cyclone IV GX 器件提供高达八个3.125 Gbps 高速收发器,用于大批量，成本敏感的应用如无线、有线、广播、工业，用户以及通信等行业.本文介绍了Cyclone IV 器件系列主要特性,收发器通道框图以及Cyclone IV GX FPGA 开发套件主要特性,框图,电路图和材料清单.
Altera 新的Cyclone®IV 系列FPGA 器件巩固了Cyclone 系列在低成本、低功耗FPGA 市场的领导地位，并且目前提供集成收发器功能的
型号。
Cyclone IV 器件旨在用于大批量，成本敏感的应用，使系统设计师在降低成本的同时又能够满足不断增长的带宽要求。
Cyclone IV 器件系列是建立在一个优化的低功耗工艺基础之上，并提供以下两种型号：
■Cyclone IV E 最低的功耗，通过最低的成本实现较高的功能性。
Altera Cyclone IV GX系列的特性及FPGA开发套件的设计方案介绍
Altera Cyclone IV GX系列的特性及FPGA开发套件的设计方案介绍Altera 公司的Cyclone IV 系列FPGA包括两个系列：Cyclone IV E和Cyclone IV GX,具有低成本、低功耗的FPGA 架构，6 K 到150 K 的逻辑单元，高达6.3 Mb 的嵌入式存储器，小于1.5 W 的总功耗；Cyclone IV GX 器件提供高达八个3.125 Gbps高速收发器，用于大批量，成本敏感的应用如无线、有线、广播、工业，用户以及通信等行业。
本文介绍了Cyclone IV 器件系列主要特性，收发器通道框图以及Cyclone IV GX FPGA开发套件主要特性，框图，电路图和材料清单。
Altera 新的Cyclone®IV 系列FPGA 器件巩固了Cyclone 系列在低成本、低功耗FPGA 市场的领导地位，并且目前提供集成收发器功能的型号。
Cyclone IV 器件旨在用于大批量，成本敏感的应用，使系统设计师在降低成本的同时又能够满足不断增长的带宽要求。
Cyclone IV 器件系列是建立在一个优化的低功耗工艺基础之上，并提供以下两种型号：■Cyclone IV E- 最低的功耗，通过最低的成本实现较高的功能性■Cyclone IV GX- 最低的功耗，集成了3.125 Gbps 收发器的最低成本的FPGA Cyclone IV 器件集成了一个可选择的低成本收发器，在未影响性能的情况下，节省了功耗及成本。
针对无线、有线、广播、工业，用户以及通信等行业中的低成本的小型应用，Cyclone IV 器件无疑是最理想的选择。
Cyclone IV 器件系列主要特性：■低成本、低功耗的FPGA 架构：■6 K 到150 K 的逻辑单元■高达6.3 Mb 的嵌入式存储器■高达360 个18 ×18 乘法器，实现DSP 处理密集型应用■协议桥接应用，实现小于1.5 W 的总功耗■Cyclone IV GX 器件提供高达八个高速收发器以支持：■高达3.125 Gbps 的数据速率■8B/10B 编码器/ 解码器。
Cyclone IV 器件中的存储器模块
4096 × 2
2048 × 4
1024 × 8
配置 ( 深度 × 宽度 )
1024 × 9
512 × 16
512 × 18
256 × 32
256 × 36
奇偶校验位
v
字节使能
v
Packed 模式
ห้องสมุดไป่ตู้
v
地址时钟使能
v
单端口模式
v
简单双端口模式
v
真双端口模式
v
嵌入式移位寄存器模式 ( 注释 1)
v
ROM 模式
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks are the property of their respective holders as described at /common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.
UDK版增强型CycloneIV最小系统规格书
CycloneIV增强型UDK版最小系统规格书一、概述该最小系统由“DEMO_K”版增强型最小系统中剪切过来，同样支持Altera Cyclone III/IV 全系列T144封装FPGA芯片，但将原来的四个按键去掉，同时供电接口预留了贴片mini/micro USB封装，可作为常规的逻辑开发应用，设计简洁紧凑，是电子爱好者与工程师理想的FPGA 开发平台，也更加适合企业应用。
二、特点（1）板卡尺寸67mm*61mm*1.6mm（2）支持Cyclone III/IV两种芯片全系列T144封装（3）3个由IO口控制的LED，方便进行常规的人机交互（4）板载50MHz有源晶振，输入反向电压保护（RVP）（5）USB或DC‐005电源插座供电，输入电源LED指示（6）下载状态LED指示，JTAG防呆简牛插座，预留LM1086 TO263封装（7）全面使用排阻简化设计，使用磁珠将模拟地与数字地隔离三、板卡尺寸如下图所示，后续提到的“正面”以此为参考，其中的丝印仅用于制作规格及方便理解所用，可能并非实际板卡之丝印四、板卡实物五、插座定义本规格书的插座定义为除IO 扩展插座外的所有接口，如下表示所示：接口示意图类型说明J1电源输入+5V 供电输入，DC ‐005直流插座（与J2仅能选择其中一个进行供电，禁止同时使用）J2‐电源输入+5V 供电输入，USB type A ，预留了microUSB 与miniUSB 接口，与J1只能选择其中一个进行供电，禁止同时使用（与“DEMO_K ”版增强板不同的是，USB 接口的两个信号线不再与FPGA 的IO 连接，因为如果FPGA IO 输出高电平，而用户用USB 线与电脑连接，会导致电脑主机以为有USB 设备插入，而出现“驱动无法安装”的提示，让用户出现“板卡有问题”这种错觉，其实这在“DEMO_K ”版增强版中是正常的，只要把IO 拉低即可，但UDK 版不再与FPGA IO 口连接）S1电源开关用于控制开发板电源通断的自锁开关J5烧录插针JTAG 烧录口，烧录文件将从此插座配置FPGA 或串行Flash六、IO 扩展接口本板卡的IO 扩展引脚由插针J3与J4引出，其引脚名均由对应的芯片实际脚位命名，并且对于开发需要用到的引脚，均用方框将引脚名框起来以方便识别，如下表所示举例：接口示意图类型说明J3 J40IO 扩展 （部分）右方方框中代表引脚号，左边的对应引脚与FPGA 芯片的IO80、IO83、IO85、IO86、IO87、IO88、IO89、IO90、IO91、IO98相连接（负号“‐”表示地网络GND ）D1 D2 D3‐LED右上方的方框中代表引脚号，表示D3、D2、D1分别由芯片的IO143、IO142、IO141控制（低电平有效）D8默认亮灯，只有在FPGA 下载过程中，LED 暗灯，下载完毕后，LED 再亮灯D5电源指示LED供给+5V 电源亮灯，否则灭灯X1有源晶振有源晶振时钟信号从FPGA 的PIN23/CLK1输入八、注意事项使用该板卡时，请注意如下事项：（1）输入电源与地引脚切勿接反，否则模块将有损伤的风险，板卡正面均有相应的丝印，请注意在应用时查看；（2）板卡输入5V反向并联了一个二极管作为反向电压保护，当您由于错误操作输入反向电压后，该二极管就短路了（也就是击穿了，）这时候您会发现电源输入是短路的，只要取下该二极管就行了，如果您足够谨慎话，最好再换一个好的二极管，这就是“丢卒保帅”的做法九、板卡检验板卡的SPI FLASH在出厂时已经烧录了LED流水灯程序，板卡上电即可运行。
cyclone iv fpga芯片的命名规则
cyclone iv fpga芯片的命名规则摘要：I.引言A.介绍Cyclone IV FPGA 芯片B.阐述本文主题II.Cyclone IV FPGA 芯片的命名规则A.芯片型号的构成1.数字部分2.字母部分B.数字部分的含义1.密度2.性能等级C.字母部分的含义1.封装类型2.温度范围III.命名规则的实际应用A.举例说明芯片型号的构成B.分析命名规则在实际应用中的优势IV.总结A.回顾Cyclone IV FPGA 芯片的命名规则B.强调命名规则在芯片选型的重要性正文：Cyclone IV FPGA 芯片是Intel 公司推出的一款高性能可编程逻辑器件。
对于这款芯片，了解其命名规则有助于我们更好地进行芯片选型。
Cyclone IV FPGA 芯片的命名规则主要包括两部分：数字部分和字母部分。
数字部分代表了芯片的密度和性能等级，字母部分则代表了封装类型和温度范围。
首先，数字部分的含义分为两部分。
第一个数字表示芯片的密度，即芯片上可编程逻辑单元（LE）的数量。
例如，Cyclone IV FPGA 芯片中，数字“4”表示该芯片有400,000 个LE。
第二个数字则表示了芯片的性能等级。
Cyclone IV FPGA 芯片的性能等级分为四档，分别对应数字“0”、“1”、“2”和“3”。
其次，字母部分的含义也包含两部分。
前两个字母表示封装类型，例如，“L”代表低密度，“M”代表中等密度，“H”代表高密度。
后两个字母表示温度范围，例如，“A”代表商业级（0°C 至85°C），“I”代表工业级（-40°C 至85°C），“E”代表扩展级（-40°C 至125°C）。
了解了Cyclone IV FPGA 芯片的命名规则，我们就可以根据实际需求选择合适的芯片型号。
例如，如果我们需要一款具有较高密度的芯片，可以选择型号为“4HP”的芯片；如果我们需要一款能在较高温度环境下工作的芯片，可以选择型号为“4AI”的芯片。
恒星IV（Cyclone IV）产品文档指南说明书
Cyclone® IV Featured Documentation - Quick Links GuideOnline Version Send Feedback 7678452023.07.27Contents ContentsCyclone® IV Featured Documentation - Quick Links (3)IV Featured Documentation - Quick Links Guide Send FeedbackCyclone®2Cyclone ® IV Featured Documentation - Quick LinksThis page provides links to some of the key Cyclone ® IV documentation, organized by focused subject areas.Featured Documents Design guidelinesDevice overview Datasheet Errata sheetCyclone IV Device Handbook Cyclone IV FPGAs Family Overview Product Table Package and Thermal specifications Device pin-outs Pin connection guidelinesSee All Cyclone IV Resources and DocumentationDevice Handbook Sections1.Volume 1 - Cyclone IV Device Handbook•Section I. Device Core—Chapter 1. Cyclone IV FPGA Device Family Overview —Chapter 2. Logic Elements and Logic Array Blocks in Cyclone IV Devices —Chapter 3. Memory Blocks in Cyclone IV Devices —Chapter 4. Embedded Multipliers in Cyclone IV Devices —Chapter 5. Clock Networks and PLLs in Cyclone IV Devices •Section II. I/O Interfaces —Chapter 6. I/O Features in Cyclone IV Devices —Chapter 7. External Memory Interfaces in Cyclone IV Devices •Section III. System Integration—Chapter 8. Configuration and Remote System Upgrades in Cyclone IV Devices —Chapter 9. SEU Mitigation in Cyclone IV Devices —Chapter 10. JTAG Boundary-Scan Testing for Cyclone IV Devices —Chapter 11. Power Requirements for Cyclone IV Devices 2.Volume 2 - Cyclone IV Device Handbook •Section I. Transceivers—Chapter 1. Cyclone IV Transceivers Architecture —Chapter 2. Cyclone IV Reset Control and Power Down —Chapter 3. Cyclone IV Dynamic Reconfiguration3.Volume 3 - Cyclone IV Device Handbook767845 | 2023.07.27Send FeedbackIntel Corporation. All rights reserved. Intel, the Intel logo, and other Intel marks are trademarks of Intel Corporation or its subsidiaries. Intel warrants performance of its FPGA and semiconductor products to current specifications in accordance with Intel's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Intel assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Intel. Intel customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.*Other names and brands may be claimed as the property of others.ISO 9001:2015Registered•Section I. Device Datasheet—Chapter 1. Cyclone IV Device Datasheet —Cyclone IV I/O timing spreadsheetPower and Thermal Management•PowerPlay Early Power Estimator User Guide •Cyclone IV and Cyclone V PowerPlay Early Power Estimator •Device-Specific Power Delivery Network (PDN) Tool 2.0 User Guide •Power Delivery Network (PDN) Tool 2.0 for Stratix V , Arria V , Arria II GZ, Cyclone V , and Cyclone IV DevicesExternal Memory Interfaces•External Memory Interfaces in Cyclone IV DevicesDesign Guidelines•AN 592: Cyclone IV Design Guidelines •Cyclone IV Device Family Pin Connection GuidelinesDevelopment Kits•Cyclone IV GX Transceiver Starter Board Reference Manual •Cyclone IV GX FPGA Development Board Reference Manual •Cyclone IV GX FPGA Development Kit User Guide •Cyclone IV GX Transceiver Starter Kit User Guide •USB-Blaster Download Cable User Guide •Cyclone IV BoardsSoftware Documentation•Intel Quartus Prime Standard Edition User Guides - Combined PDFIP Documentation•ALTLVDS IP Core User Guide •ALTPLL IP Core User Guide •Clock Control Block (ALTCLKCTRL) IP Core User Guide •PCI Express* Compiler User Guide •Phase-Locked Loop Reconfiguration (ALTPLL_RECONFIG) IP Core User Guide •RAM Megafunction User Guide •Remote Update Intel FPGA IP User Guide •SCFIFO and DCFIFO IP Cores User Guide •All Cyclone IV Related IP DocumentationCyclone ® IV Featured Documentation - Quick Links767845 | 2023.07.27Cyclone ®IV Featured Documentation - Quick Links GuideSend Feedback4Application Notes•A Flexible Solution for Industrial Ethernet •AN 425: Using the Command-Line Jam STAPL Solution for Device Programming •AN 717: Nios II Gen2 Hardware Development Tutorial •Designing Basestation Channel Cards with FPGAs •Driving Innovative Industrial Solutions •Enabling Low-Power EO/IR System Development with FPGAs and Image- and Sensor-Processing IP •Lowering the Total Cost of Ownership for Industrial Applications •All Cyclone IV Related Application NotesCyclone ® IV Featured Documentation - Quick Links767845 | 2023.07.27Send Feedback Cyclone ® IV Featured Documentation - Quick Links Guide5。
cyclone4
图 6. Cyclone IV PCIe 硬核 IP 实现
Transceiver I/Os
Non-PCIe applications
PCIe hard IP
Core logic
User design
Cyclone IV GX PCIe 硬核 IP 模块的特性包括：
■ PCIe Gen1 性能 ■ x1、 x2、 x4 通路支持 ■ 端点和根端口功能
PCI Express
前面的例子虽然只展示了 Cyclone IV GX FPGA 中嵌入的集成硬核 IP 模块的 PCIe x1 通路端点功能， PCIe 硬核 IP 模块 ( 图 6 所示 ) 实际上还有更多的功能。 Cyclone IV GX 器件是唯一提供 PCIe 硬核 IP 的低成本 FPGA，为根端口和端点提供 x4 支持。
在目前的全球经济形势下，这些系统挑战都与第三种挑战有关：以更少的人员、更低的预算，在更短的时 间内完成低成本新产品的研发。
本白皮书旨在提出一种设计理念，以解决产品开发面临的这三种挑战，同时降低产品在生命周期中的总成 本。这一设计理念基于低成本、低功耗 FPGA。虽然大家都知道 FPGA 能够缩短新产品开发的面市时间， 但是，很少有人知道 FPGA 还降低了产品整个生命周期中的总体拥有成本 (TCO)。设计工程师借助这一基 于 FPGA 的设计理念，能够：
Up to 4 PLLs
如图 2 所示， Altera 一直与长期合作伙伴 TSMC 密切协作，优化制造工艺，生产的 FPGA 降低了静态和动 态功耗，相对于以前的 Cyclone 系列，总功耗分别降低了 25% 和 30%。
图 2. Cyclone IV E ( 左侧 ) 和 Cyclone IV GX ( 右侧 ) 功耗对比
cyclone iv fpga芯片的命名规则
cyclone iv fpga芯片的命名规
则
Cyclone IV FPGA芯片的命名规则是：
EP4C系列：EP4C是Cyclone IV的代号简称，只要是Cyclone IV系列都以EP4C开头。
E系列：E代表是E系列，Enhanced logic/memory就是增强逻辑/内存的意思，表明内部的逻辑和内存结构有优化。
数字：代表该芯片逻辑资源的个数，并且以逻辑资源个数的千位以上的数字来命名。
字母：代表芯片的封装方式，Cyclone IV E系列的芯片基本上是常用FPBA封装。
数字：代表芯片的引脚个数。
字母：代表工作温度范围。
数字：代表速度等级，数字越小，代表速度等级越高，能够运行的最
高时钟频率越高，外接晶振的频率也越高。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
30
高速收发器 ( 注释 6)
2
4
4
4
8
8
8
8
收发器最大数据速率 (Gbps)
2.5
2.5
2.5
3.125
3.125
3.125
3.125
3.125
PCIe(PIPE) 硬核 IP 模 块
1
1
1
1
1
1
1
1
用户 I/O 块
9
9
9
11
11
11
11
11
( 注释 7) ( 注释 7) ( 注释 7) ( 注释 8) ( 注释 8) ( 注释 8) ( 注释 8) ( 注释 8)
? 1?:Cyclone IV FPGA 器件系列概述
封装矩阵
Altera 公司 2011 年 11 月
封装矩阵
表 1-3 列出了 Cyclone IV E 器件封装产品。
表 1-3. Cyclone IV E 器件系列的封装产品 ( 注释 1)
封装
E144
M164
尺寸 ( 毫米 )
22 × 22
资源
逻辑单元 (LE)
6,272 10,320 15,408 22,320 28,848 39,600 55,856 75,408 114,480
嵌入式存储器 (Kbits)
270
414
504
594
594 1,134 2,340 2,745 3,888
嵌入式 18 × 18 乘法器 15
23
56
66
ISO 9001:2008 Registered
Cyclone IV 器件手册， 卷1 2011 年 11 月
Subscribe
1–2
第 1 章 :Cyclone IV FPGA 器件系列概述
Cyclone IV 器件系列特性
■ Cyclone IV GX 器件提供高达八个高速收发器以支持： ■ 高达 3.125 Gbps 的数据速率 ■ 8B/10B 编码器 / 解码器 ■ 8-bit 或者 10-bit 位物理介质附加子层 (PMA) 到物理编码子层 (PCS) 接口 ■ 字节串化器 / 解串器 (SERDES) ■ 字对齐器 ■ 速率匹配 FIFO ■ 公共无线电接口 (CPRI) 的 TX 位滑块 ■ 电路空闲 ■ 动态通道重配置以实现数据速率及协议的即时修改 ■ 静态均衡及预加重以实现最佳的信号完整性 ■ 每通道 150 mW 的功耗 ■ 灵活的时钟结构以支持单一收发器模块中的多种协议
1 Cyclone IV E 器件可以在 1.0 V 和 1.2 V 核电压下使用。
f 欲了解详细信息，请参考 Power Requirements for Cyclone IV Devices 章 节。
Cyclone IV 器件集成了一个可选择的低成本收发器，在未影响性能的情况下，节省了 功耗及成本。针对无线、有线、广播、工业，用户以及通信等行业中的低成本的小型 应用，Cyclone IV 器件无疑是最理想的选择。
器件资源
表 1-2 列出了 Cyclone IV GX 器件资源 表 1-2. Cyclone IV GX 器件系列的资源
EP4CGX15 EP4CGX22 EP4CGX30 ( 注释 1) EP4CGX30 ( 注释 2) EP4CGX50 ( 注释 3) EP4CGX75 ( 注释 3) EP4CGX110 ( 注释 3) EP4CGX150 ( 注释 3)
资源
逻辑单元 (LE)
14,400 21,280 29,440 29,440 49,888 73,920 109,424 149,760
嵌入式存储器 (Kbit)
540
756
1,080
1,080
2,502
4,158
5,490
6,480
嵌入式 18 × 18 乘法器
0
40
80
80
140
198
280
360
(8) 包括用于 HSSI 参考时钟输入的一个配置 I/O 块和四个专用的时钟输入 I/O 块。
(9) 管脚列表文件中的用户 I/O 管脚包括所有的通用 I/O 管脚、专用时钟管脚以及两用配置管脚。收发器管脚和专用配置 管脚不包括在这一管脚列表中。
Cyclone IV 器件手册， 卷1
Altera 公司 2011 年 11 月
最大用户 I/O ( 注释 9)
72
150
150
290
310
310
475
475
表 1-2 注释：
(1) 应用于 F169 和 F324 封装。
(2) 应用于 F484 封装。
(3) 仅有两个多用途 PLL 可应用于 F484 封装。 (4) 其中两个通用 PLL 可以支持收发器时钟。欲了解详细信息，请参阅 Clock Networks and PLLs in Cyclone IV Devices
66
116
154
200
266
通用 PLL
2
2
4
4
4
4
4
4
4
全局时钟网络
10
10
20
20
20
20
20
20
20
用户 I/O 块
8
8
8
8
8
8
8
8
8
最大用户 I/O ( 注释 1)
179
179
343
153
532
532
374
426
528
表 1-1 注释：
(1) 管脚列表文件中的用户 I/O 管脚包括所有的通用 I/O 管脚、专用时钟管脚以及两用配置管脚。收发器管脚和专用配置管脚不包 括在这一管脚列表中。
Cyclone IV 器件系列特性
Cyclone IV 器件系列具有以下特性： ■ 低成本、低功耗的 FPGA 架构：
■ 6 K 到 150 K 的逻辑单元 ■ 高达 6.3 Mb 的嵌入式存储器 ■ 高达 360 个 18 × 18 乘法器，实现 DSP 处理密集型应用 ■ 协议桥接应用，实现小于 1.5 W 的总功耗
■ 每器件中高达 8 个锁相环 (PLLs) ■ 支持商业与工业温度等级
器件资源
表 1-1 列出了 Cyclone IV E 器件资源。
表 1-1. Cyclone IV E 器件系列资源
EP4CE6 EP4CE10 EP4CE15 EP4CE22 EP4CE30 EP4CE40 EP4CE55 EP4CE75 EP4CE115
■ Cyclone IV GX 器件对 PCI Express (PIPE)(PCIe)Gen 1 提供了专用的硬核 IP： ■ ×1,×2, 和 ×4 通道配置 ■ 终点和根端口配置 ■ 高达 256-byte 的有效负载 ■ 一个虚拟通道 ■ 2 KB 重试缓存 ■ 4 KB 接收 (Rx) 缓存
通用 PLL
1Hale Waihona Puke 2244
4
4
4
( 注释 4) ( 注释 4) ( 注释 4) ( 注释 4) ( 注释 4)
多用 PLL
2
2
2
2
4
4
4
4
( 注释 5) ( 注释 5) ( 注释 5) ( 注释 5) ( 注释 5) ( 注释 5) ( 注释 5) ( 注释 5)
全局时钟网络
20
20
20
30
30
30
30
November 2011 CYIV-51001-1.5
CYIV-51001-1.5
1. Cyclone IV FPGA 器件系列概述
Altera 新的 Cyclone® IV 系列 FPGA 器件巩固了 Cyclone 系列在低成本、低功耗 FPGA 市场的领导地位，并且目前提供集成收发器功能的型号。Cyclone IV 器件旨在用于大 批量，成本敏感的应用，使系统设计师在降低成本的同时又能够满足不断增长的带宽 要求。 Cyclone IV 器件系列是建立在一个优化的低功耗工艺基础之上，并提供以下两种型 号： ■ Cyclone IV E— 最低的功耗，通过最低的成本实现较高的功能性 ■ Cyclone IV GX— 最低的功耗，集成了 3.125 Gbps 收发器的最低成本的 FPGA
© 2011 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos are trademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified as trademarks or service marks are the property of their respective holders as described at /common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.