数字钟的设计与制作.

实验25 计数译码器应用—数字钟

一、实验目的

1．了解数字钟的基本原理，自行设计数字钟电路。

2．学习调试较复杂数字电路的方法，验证所设计电路的功能。

3．掌握中规模集成电路74LS290（二－五－十进制计数器）、74LS247（七段译码驱动器）的逻辑功能及使用方法，了解七段数码管的使用。

二、实验原理及设计要求

1．数字钟是目前最为普遍的一种计时器，它是数字电路中计数器的具体应用。本实验采用数码管、计数器、译码器等器件来模拟数字钟的原理，实现正常计时及手动校时的功能。其原理框图如图5.25.1所示，它由秒脉冲发生电路，秒、分、时计数显示电路，时间校准电路及定时报时电路组成。

图5.25.1 数字钟原理框图

由秒脉冲发生器产生的秒脉冲信号送入秒计数器电路，秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。通过校时电路可以对分和时进行校时。

2．本实验要求学生利用中、小规模集成电路设计、接线和调试一台数字钟电路，其功能要求如下：

（1）正常的时、分、秒计时显示。

（2）手动校时。

（3）定时报时。（本实验要求24点）

3．为了节省时间，本实验中的显示部分可由实验室提供一块制作好的六位数码显示板，同学们只需设计调试其它部分即可。

227

三、实验仪器、设备和元器件

直流稳压电源1台；数字万用表1只；74LS2901只；74LS247 1只；、74LS157 1只；CD4017 1只；NE555 1只；74LS85 1只；CD4093 1只；晶体三极管9013 1只；蜂鸣器 1只；数字实验箱；电阻、电容若干。

四、实验任务

1．自行设计秒、分和时三部分计时电路。

2．按设计好的电路在实验台上接线，建议按各部分分别接线调试，待各部分调试好后再将时、分、秒连在一起统调。

3．实验中的秒计时脉冲可利用实验室的函数发生器，频率调整为1Hz。（也可调到10Hz，以便较快地验证各部分功能）。

4．连接校时电路，利用实验台上的开关和发光二极管验证校时脉冲是否正确，若无错误，即可连接到校时接口上，验证其功能。

5．连接定点报时线路并与数字钟连接验证其功能。

五、预习要求

1．了解集成电路74LS290、74LS247、74LS157、74LS85的逻辑功能和管脚分布情况；

2．复习由555集成定时器构成的多谐振荡器工作原理。

3．根据实验任务要求画出所设计的数字钟各部分原理电路图，并在图上标出各引线管脚号，以便接线时方便。

4．根据实验任务，写出各部分电路的实验调试步骤。

六、实验总结报告

1．画出经实验验证的数字钟电路图。

2．将实验中遇到的困难和问题作一总结并说明自己是怎样解决的，经过此次实验自己有何体会。

附注：数字钟实验参考电路

1．秒脉冲发生器

秒脉冲发生器参考电路如图5.25.2所示，图（a）为555集成定时器组成的多谐振荡器。改变电阻或电容可以调整振荡器输出信号的频率。

图（b）是由CD4093“与非”门和CD4017计数器组成的1H Z秒信号发生器。CD4093是施密特触发的四2输入与非门，当输入信号增加和减少时，电路有不同的阈值电压，其传输特性如图5.25.3所示。由其构成的多谐振荡器产生10H Z方波经CD4017计数器十分频后得

228

229

到1H Z 的脉冲信号。接通电源瞬间，电容C 1上的电压为0V ，CD4093的输出为高电平。输出电压通过电位器R P 和电阻R 1对电容C 1充电，当电容的电压达到U P 时，4093翻转，输出为低电平，此后电容又开始放电，输入电压下降，当输入下降到U N 时，电路又发生翻转，如此周而复始形成振荡，输出端可以得到连续的振荡波形。电容C 1的充放电时间决定了振荡器的振荡频率。改变电位器R P 的值即可改变振荡频率。

R R C

R F

μ3.3k CC

图5.25.2 秒脉冲发生电路

（a ）555集成定时器组成的秒信号发生器 (b) 与非门和计数器组成的秒信号发生器

2．计时电路

（1）六十进制计数器

图5.25.4所示为74LS290构成的六十进制计数器，可以作为秒和分的计数单元。图中IC2的Q 1、Q 2与R 0A 、R 0B 相连，当输出为“6” （0110）时，则反馈信号使得IC2清“0”，以实现六十进制。

I

U P

N

计数脉冲输入

图5.25.3 CD4093传输特性 图5.25.4 六十进制计数器原理图

（2）二十四进制计数器

图5.25.5所示为二十四进制计数器原理图，图中计数脉冲输入应与分计数电路的进位相连。当IC4为“2”（0010）和IC3为“4”（0100）时，计数器同样是利用反馈清“0”法实现“24”时的清“0”。

图5.25.5 二十四进制计数器原理图

3．校时电路

校时电路可以采用数据选择器74LS157，该器件具有四个二选一数据选择通道，一个独立的选通输入，其功能如表5.25.1所示，从表中可见，当选择端S为低电平时，输出端与输入端A相同，当选择端为高电平时，输出端与输入端B相同。其输入端接脉冲输入和校时两个通道，即可用选择端的设置来确定校时还是计时。参考电路如图5.25.6所示。

图5.25.6 校时电路

4．定时报时电路

定时报时电路可采用74LS85四位数值比较器来完成，74LS85可以执行普通二进制码和普通BCD码的比较，能对两个四位数字（A，B）进行译码后做出三种判断，并将三种判断在三个输出端输出。参考电路如图5.25.7所示。电路中A0、A1和A=B作为预置端，先置“1”，B1和B0与计数端相连，当24点时，时十位的Q1=1，个位的Q2=1，则A0＝B0 A1=B1，比

较器的输出端为“1”，逻辑显示灯亮，实现定时报时。

图5.25.7 定时报时电路

230