多功能数字钟课程设计报告DOC
多功能电子时钟数字系统课程设计设计实验报告
多功能电子时钟数字系统课程设计设计实验报告数字系统课程设计设计实验报告———多功能电子时钟目录一、电子时钟的功能及工作介绍 01、本设计电子时钟具有的功能 02、本设计电子时钟工作介绍 0二、设计思路 0三、各模块具体介绍 (1)计数器模块： (1)控制模块： (3)四、仿真 (6)五、实验成果 (6)六、实验总结和感想 (6)1、实验错误排查和解决 (6)2、实验感想 (7)七、各模块代码 (8)1、计数器模块 (8)2、控制模块 (20)一、电子时钟的功能及工作介绍1、本设计电子时钟具有的功能1）具有显示时、分、秒的功能，能准确显示时间2）能够手动设置时间3）具有闹钟功能，可以设置闹钟的时间，然后再实际时间与设定时间相等是闹钟响，并有闹钟开关，可控制其是否响4）具有秒表功能，可以累计计时2、本设计电子时钟工作介绍此电子时钟开机后即会显示时间，其中后两位数码管显示秒，前两位数码管显示分，还可以通过拨盘开关S1来使得前两位数码管显示小时。
（开机后，按下按键1一次，会继续显示时间。
）此后，每按下按键1一次，会显示设置小时界面，按下按键1两次会显示设置分钟界面，按下按键1三次会显示闹钟设置小时界面，按下按键1四次会显示闹钟设置分钟界面，按下按键1五次会显示秒表界面。
而在每一个界面，按下按键2相应的位会开始跳动，在按下按键2时，跳动停止，此时按下按键3，即确认键，则会返回时间显示状态。
二、设计思路设计一个电子时钟，必然要用到计时器，而需要设置时间和闹钟，又需要控制器来控制系统所处的状态。
我们采用外部一个按键来切换系统的状态，用另一个按键来调整时间和启动秒表，再有一个按键来确认操作，并返回显示状态，继续等待命令。
在控制器中，需要接受外部信号，并给出信号给计时器，使其做出相应的动作。
多功能数字时钟设计报告
多功能数字时钟设计报告目录一．设计任务和要求 (2)二．设计的方案的选择与论证 (2)三．电路的设计计算与分析 (4)四．总结及心得 (12)五．附录 (14)六．参考文献 (15)一设计任务和要求：实现24小时的时钟显示、校准、整点报时、闹铃等功能。
具体要求：(1)显示功能：具有“时”、“分”、“秒”的数字显示（“时”从0~23，分0~60，秒0~60）。
(2)校时功能：当刚接通电源或数字时钟走时有偏差，能动手对“时”、“分”、“秒”进行校时。
(3)整点报时：当时钟计时到整点时，能进行整点报时。
(4)闹铃功能:在24小时之内，可以设定定时时间，当数字时钟到定时时间时能进行.二设计的方案的选择与论证2.1.总体设计方案与思路系统用十进制的计数器分别构成一个二十四、两个六十进制的计数器，串联连接计数器、并加秒脉冲，使“秒”、“分”、“时”进位，从而数字时钟的显示显示功能；系统应用校时电路实现时钟的校时功能；系统应用译码电路将整点识别出来，同时进行报时；系统用寄存器先把闹铃响的时间存储起来，再用数值比较器，将寄存器存储的时间与实际时间点比较，如果相等，则闹铃工作，从而实现了时钟的闹铃功能。
多功能数字时钟的电路原理结构图如下图所示：图1.多功能数字时钟的电路原理结构图上图中：开关S2的作用，当S2置于左侧时数字时钟正常显示时间，当置于右侧时，数字时钟进行调时，此时若寄存电路的开关合闭则进行设置闹铃时间.2.2.方案的具体实现由于本电路的复杂性，电路图多的特点，本方案采用了子电路与主电路相结合的方案，这样易于调试和修改。
另外采用了总线的电路连线方式使电路图简洁美观。
1.总体电路的设计总体电路如图所示：DCD_HEX_BLUE DCD_HEX_BLUE DCD_HEX_BLUE DCD_HEX_BLUE DCD_HEX_BLUE DCD_HEX_BLUESONALERT600 Hz总体电路是由小时计时电路、分钟计时电路、秒钟计时电路、校时选择电路、整点译码电路、闹钟的寄存与比较电路、和由555定时器构成的秒脉冲电路等七个子电路模块连接在一起，和外接开关和数码管构成。
(数电)多功能数字钟—设计报告
1、设计内容及要求：①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为24进制，并要求手动快校时、校分。
②扩展功能：整点报时。
2、系统设计原理：系统要求：数字电子钟由555集成芯片构成的振荡电路、计数器、译码器、显示器和校时电路组成。
555集成芯片构成的振荡电路产生的信号作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。
在功能方面，对于本次综合设计，还要求有校时与整点报时功能。
方案设计：图1. 数字钟电路框图电子钟的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。
因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。
主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。
系统工作原理：秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，用555振荡器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。
校时电路时用来对“时”、“分”显示数字进行校对调整。
3.单元电路的设计：3.1、基于555电路的秒脉冲发生器的设计3.1.1用555芯片设计一个多谐振荡器，输出方波用作计数器。
脉冲频率公式：f=1／（R1+2R2）C㏑2选择R1=1K，R2=5K，RV1=2K，C=100nF，形成电路图如图所示：图2. 555振荡器电路图仿真波形如图所示图3. 555脉冲仿真波形图555振荡器输出f=1000HZ，通过分频得出1HZ的脉冲，此脉冲当做秒时针脉冲。
多功能数字钟(课程设计版)
》题目: 多功能数字钟电路设计器材：74LS390，74LS48，数码显示器BS202， 74LS00 3片，74LS04，74LS08，电容，开关，蜂鸣器，电阻,导线要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。
2.秒、分为00-59六十进制计数器。
：3.时为00-23二十四进制计数器。
4.可手动校正：能分别进行秒、分、时的校正。
只要将开关置于手动位置。
可分别对秒、分、时进行连续脉冲输入调整。
5.整点报时。
整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。
时间安排：指导教师签名：年月日、系主任（或责任教师）签名：年月日索引摘要........................................................ 错误!未定义书签。
Abstract .................................................... 错误!未定义书签。
—1系统原理框图.............................................. 错误!未定义书签。
2方案设计与论证............................................ 错误!未定义书签。
时间脉冲产生电路........................................ 错误!未定义书签。
分频器电路.............................................. 错误!未定义书签。
时间计数器电路.......................................... 错误!未定义书签。
译码驱动及显示单元电路.................................. 错误!未定义书签。
电子综合设计多功能数字钟报告
电子综合设计多功能数字钟报告报告内容如下：一、设计目的和原理多功能数字钟是一种能够显示时间，并具有闹钟、计时、倒计时等功能的电子设备。
本设计的目的是通过FPGA实现一个多功能数字钟的功能，以实现时间的显示和闹钟的设置功能。
二、设计方案和实现1.硬件设计方案：本设计使用FPGA作为主控芯片，使用七段数码管作为显示器，通过与FPGA的IO口连接来实现时间的显示功能。
同时，使用按键作为输入进行功能的选择和设置。
2.硬件连接：将FPGA的IO口连接到七段数码管的控制端，通过IO口输出相应的数字信号来控制数码管的亮灭。
将按键连接到FPGA的IO口，通过IO口输入按键的信号。
此外，还需要连接一个晶振电路来提供时钟信号。
3.软件设计方案：本设计使用VHDL语言进行程序设计，通过状态机来实现多功能数字钟的功能。
具体实现包括时间的显示、闹钟的设置和启动、计时和倒计时功能的实现。
通过按键的输入来切换不同的状态，实现不同功能的切换和设置。
4.软件实现具体步骤：(1)定义状态机的状态，包括时间显示、闹钟设置、计时和倒计时等状态。
(2)在时间显示状态下，通过FPGA的IO口输出相应的数字信号来控制七段数码管的亮灭，实现时间的显示。
(3)在闹钟设置状态下，通过按键的输入来设置闹钟时间，并将设置好的时间保存在寄存器中。
(4)在计时和倒计时状态下，通过按键的输入来实现计时和倒计时功能，并通过七段数码管的显示来实时显示计时和倒计时的时间。
以下为本设计的完整程序代码：```vhdl--时钟频率--定义状态signal state : state_type;--定义时钟、按键和数码管信号signal clk : std_logic;signal key : std_logic_vector(1 downto 0);signal seg : std_logic_vector(6 downto 0);--闹钟时间寄存器signal alarm_hour_reg : std_logic_vector(5 downto 0);signal alarm_min_reg : std_logic_vector(5 downto 0);--计时和倒计时寄存器signal count_up_reg : std_logic_vector(23 downto 0); signal count_down_reg : std_logic_vector(23 downto 0); signal count_down_flag : std_logic := '0';beginclock : processbeginwhile true loopclk <= '0';wait for 10 ns;clk <= '1';wait for 10 ns;end loop;end process;key_scan : process(clk)beginif rising_edge(clk) thenkey <= key_scan_func; -- 按键扫描函数end if;end process;fsm : process(clk, key)beginif rising_edge(clk) thencase state isif key = "10" then -- 第一个按键按下state <= set_alarm;elsif key = "01" then -- 第二个按键按下state <= count_up;end if;when set_alarm =>seg <= set_alarm_func; -- 闹钟设置函数if key = "00" then -- 两个按键同时按下elsif key = "01" then -- 第一个按键按下state <= count_up;end if;when count_up =>seg <= count_up_func; -- 计时函数if key = "00" then -- 两个按键同时按下elsif key = "10" then -- 第二个按键按下state <= count_down;count_down_flag <= '1';end if;when count_down =>seg <= count_down_func; -- 倒计时函数if key = "00" then -- 两个按键同时按下count_down_flag <= '0';elsif key = "01" then -- 第一个按键按下state <= count_up;count_down_flag <= '0';end if;end case;end if;end process;--数码管信号和显示模块的连接display : entity work.seg_displayport mapclk => clk,seg => segend architecture;```四、总结与展望通过FPGA实现多功能数字钟的设计，在硬件和软件的配合下，实现了时间的显示和闹钟的设置功能。
多功能电子钟设计报告完整Word
电子技术综合训练设计报告题目：多功能电子钟设计毕业设计（论文）原创性声明和使用授权说明原创性声明本人郑重承诺：所呈交的毕业设计（论文），是我个人在指导教师的指导下进行的研究工作及取得的成果。
尽我所知，除文中特别加以标注和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，也不包含我为获得及其它教育机构的学位或学历而使用过的材料。
对本研究提供过帮助和做出过贡献的个人或集体，均已在文中作了明确的说明并表示了谢意。
作者签名：日期：指导教师签名：日期：使用授权说明本人完全了解大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名：日期：学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取得的研究成果。
除了文中特别加以标注引用的内容外，本论文不包含任何其他个人或集体已经发表或撰写的成果作品。
对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。
本人完全意识到本声明的法律后果由本人承担。
作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借阅。
本人授权大学可以将本学位论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。
涉密论文按学校规定处理。
作者签名：日期：年月日导师签名：日期：年月日注意事项1.设计（论文）的内容包括：1）封面（按教务处制定的标准封面格式制作）2）原创性声明3）中文摘要（300字左右）、关键词4）外文摘要、关键词5）目次页（附件不统一编入）6）论文主体部分：引言（或绪论）、正文、结论7）参考文献8）致谢9）附录（对论文支持必要时）2.论文字数要求：理工类设计（论文）正文字数不少于1万字（不包括图纸、程序清单等），文科类论文正文字数不少于1.2万字。
多功能数字钟设计报告
多功能数字钟的设计与制作学院：机械电子工程学院专业：测控技术与仪器日期:12月29日--- 1月9日姓名:学号:0537127指导老师：华晋设计目的：通过本设计，可以实现“时”、“分”、“秒”数字显示的计时装置，能实现定时和报时功能。
数字钟体积小，安装使用方便，不仅可以作为家用电子钟，而且可以广泛用于车站、体育场馆等公共场所。
本课程设计课题任务的内容和要求（包括原始数据、技术参数、设计要求等）：技术指标要求如下：1. 显示时、分、秒的可以24小时制或12小时制。
3. 具有校时功能：可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4. 具有正点报时功能。
5. 定时功能：可以设定定时时间，当数字时钟计时到定时时间时，能进行报警。
6. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
设计内容：（1）单元电路设计，包括：小时计时模块、分钟计时模块、秒钟计时模块、整点译码电路、比较电路、时钟产生电路、较时/定时选择电路以及报警电路等。
（2）总体封装、总体仿真并测试。
3．对本课程设计工作任务及工作量的要求〔包括课程设计计算说明书(论文)、图纸、实物样品等〕：（1）课题分析；（2）方案论证及实现；（3）逻辑电路图及其仿真或实物实现；（4）元器件清单；（5）设计小结、体会。
设计报告一、课题分析本课题所要求的数字时钟既具有数字钟的功能，又能事先按实际要在24小内任意时间内可以定时闹铃，又可以仿电台整点报时。
所以的先设计数字时钟，并具有校时功能；然后再扩展整点报时功能及闹铃功能。
二、设计原理及其框图1、数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路.由于计数的起始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟.图1所示为数字钟的一般构成框图.图1 数字钟的组成框图2.数字钟的工作原理⑴晶体振荡器电路方案1：a 、晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器校时电路振荡电路 分频器定时控制整点报时方波信号,可保证数字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路.如图2.1b、如图2.2所示的电路的振荡频率是100HZ，把石英晶体串接与两非门组成的振荡反馈电路中，非门3是振荡器整形缓冲级。
多功能电子钟设计实验报告
十二翻一模块
时间计数模块
图 4：“12 翻 1”小时计数器
第 8 页 共 17 页
多功能电子钟设计实验报告.doc
表 2：“12”翻一小时计数时序 思路：根据时序表，在 1~9 脉冲的作用下，正常加计数，用瞬时 1010 使触发器翻转， 在 10 号脉冲来到时 LS191 清零，在 12 号脉冲来到时，LS191 变成减法计数器，在 13 号 脉冲来到时，LS74 置 0。
OUTPUT PIN 12 ISTYPE 'COM';
COUNT1=[MG3,MG2,MG1,MG0];
第 11 页 共 17 页
多功能电子钟设计实验报告.doc
COUNT2=[MS2,MS1,MS0]; OUT=[MS2,MS1,MS0,MG3,MG2,MG1,MG0]; C,X=.C.,.X.;
OUTM
PIN 13 ISTYPE 'COM ISTYPE 'COM'; //时计数器的脉冲
"CONST DECLARATIONS
EQUATIONS OUTM=!(S2&CPSS # !S2&CP0); OUTH=!(S1&CPMS # !S1&CP0); 校时电路设计在 GAL3 中，详情请见附录的 GAL3 芯片报告。
仿电台报时电路：
仿电台报时即：在每个小时最后一分钟的 51，53，55，57 秒发出 500Hz 的叫声，在 59 秒发出 1KHz 的叫声。 其逻辑表达式为：OUT_COM=R4 & R6 & R0 & R3 & MS0 & MS2 & MG0 & MG3 & CP1K +
多功能数字钟的设计报告
多功能数字钟的设计报告
一、简介
本项目为一款多功能数字钟，考虑到时代的发展，利用计算机技术和
电子工艺，设计出一款全新的数字钟，它可以满足日常生活中的不同需求。
二、功能
1、设置时间和日期的功能。
2、支持闹钟功能，可以设置多个闹钟，每天自动响铃提醒。
3、支持倒计时功能，用户可以设置倒计时的时间，可以实现计时功能。
4、支持自定义界面功能，用户可以根据自己的喜好来设置数字钟的
界面和背景图案。
5、钟表外观强大，具有耐用、耐磨、耐高温等特点，能够满足不同
应用环境的要求。
三、硬件系统
本项目采用先进的微控制芯片技术，设计制造的多功能数字钟由主控
单元、传感器、触摸控制板、显示屏、外壳等组成。
1、主控单元：采用先进的微控制器进行控制，并结合定时器、中断
处理模块进行时间控制，主控单元负责接收传感器信号，控制显示屏信息，实现时钟的功能。
2、传感器：采用光电传感器、按键传感器等，可以有效地接收外部
信号，实现对外部信号的检测。
3、触控板：采用触摸传感技术，可以有效地实现用户对时钟的操作，例如调节时间、设置闹钟等。
数字钟课程设计报告
数字钟课程设计报告前言：随着科技的不断进步，数字化已经成为了各个领域的主流趋势。
数字技术也在教育领域得到广泛应用。
数字化教育为学生提供了更好的学习方式和体验，同时也给教育工作者带来了更多的创新空间。
本文将围绕数字化教育，探讨数字钟课程设计报告。
数字钟的设计：数字钟是一个数字化的学习工具，在各学科的教学中都得到了广泛应用。
数字钟的设计可以遵循以下步骤：1.确定教学目标：数字钟的设计必须遵循教学目标，以便为教师和学生提供最佳的学习体验，使教学更加生动有趣。
2.选择数字钟的类型：根据教学目标和特点，可以选择不同类型的数字钟，例如计时器、倒计时器、时间轴等。
3.选择数字钟的功能：数字钟的功能会影响到教学效果，因此需要根据教学目标和教学特性选择数字钟的功能。
4.美化数字钟的界面：美化数字钟的界面能够增加学生的学习兴趣，提高教学效果，从而实现教学目标。
数字钟的应用：数字钟是一种数字化教学工具，可以在各个学科的教学中得到广泛应用。
下面以数学为例，详细说明数字钟在数学教学中的应用。
数字钟可以用于教学观念的讲解。
在数学教学中，学习时间的观念非常重要。
使用数字钟可以帮助学生了解时间的本质，为学生认识到时间的重要性打下基础。
数字钟也可以用于学习数学运算。
例如，教师可以设置数字钟来进行加减乘除的计算，帮助学生提高计算速度和精确度。
数字钟还可以用于检查作业。
教师可以在数字钟上设置一个时间限制，让学生在规定时间内完成作业。
如果学生没有完成作业，数字钟将会提醒他们完成。
数字钟的优势：数字化教育工具的吸引力取决于它们的功能和灵活性。
数字钟虽然看起来简单，但它的实际用途非常重要。
它能够帮助教师更好地了解学生的学习情况，同时也能够更好地帮助学生提升学习效果。
数字钟优势如下：1、灵活性：数字钟可以根据教学需要进行设计和选择，可以在不同的学科中得到广泛应用。
2、互动性：数字钟可以与学生互动式地使用。
通过使用数字钟可以促进学生互动，提高学生的学习效果，帮助学生主动掌握学习内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（3）时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。计数器可以使用十进制的74LS160。
图5 a ) 74160逻辑功能示意图b ) 74160引脚图
图6 74160逻辑功能表
②“时”电路
根据题目要求，“时”是24进制的，而且是从“00”到“23”，可以使用十进制的74LS160来实现这个功能。首先将两片74LS160通过串行进位方式接成百进制计数器，当计数器从全0状态开始计数，计入23个脉冲时，经与非门译码产生低电平信号立刻将两片74LS160同时置零，于是便得到了24进制的计数器。
3、电路调试方法与结果说明
（1）电路调试方法
①数码管的调试：可以用万用表的负极接数码管的3或8脚，正极依次接数码管剩余的管脚所接电阻的另一端，并将万用表调至测发光二极管档位，从而测试数码管的显示是否正确。
②“时”“分”“秒”电路的调试：将“时”“分”“秒”电路连接完成后，可以用函数信号发生器产生的1Hz方波信号分别作为“时”、“分”、“秒”的个位74LS160的计数脉冲，从而测试“时”是否为24进制，“分”和“秒”是否为60进制。
多功能数字钟课程设计要求
课程设计内容与要求
一、设计要求
用中小规模集成芯片设计并制作多功能数字钟，具体要求如下：
1、准确计时，以数字形式显示时(00～23)、分(00～59)、秒(00～59)的时间。
2、具有校时功能。
二、扩展
1、整点报时。
2、闹钟设定功能。
三、参考元件
74ls160 cd4511 cd4060 NE555数共阴极码管其他基本逻辑器件
相比二者的稳定性，晶振电路比555电路能够产生更加稳定的脉冲，数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，所以最后决定采用晶振脉冲发生电路。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
5、软件调试方法与运行结果说明
（1）软件调试方法
由于仿真时晶振不能正常工作，所以通过外接1KHz方波信号来调试电路。
“时”“分”“秒”电路的调试：“时”为24进制（从“00”到“23”），“分”和“秒”都为60进制（从“00”到“59”）。校时电路的调试：可以通过校时、校分电路的开关来校对时间，并判断电路的“时”“分”“秒”的进制是否正确。开关断开时电路处于正常工作状态，开关闭合时电路处于校时、校分状态。
多功能数字钟课程设计报告
所以秒脉冲晶体振荡选用32768Hz的晶振，该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为20pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为20MΩ。
（3）译码驱动电路
计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。由于CD4511是输出高电平有效，所以选用七段共阴极LED数码管。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。“秒”用数码管显示如图7所示。
2、调试步骤与时间安排
（1）数码管的调试：可以用万用表的负极接数码管的3或8脚，正极依次接数码管剩余的管脚所接电阻的另一端，并将万用表调至测发光二极管档位，依次测试数码管各部分的显示。（周二即6月26日）
（2）“时”“分”“秒”电路的调试：用函数信号发生器产生的1Hz方波信号分别作为“时”、“分”、“秒”的个位74LS160的计数脉冲，从而测试“时”是否为24进制，“分”和“秒”是否为60进制。（周四即6月28日）
③校时电路的调试：先将电路外接用函数信号发生器产生的2Hz方波信号，再分别通过校时、校分电路开关的断开、闭合以及开关闭合后电路的工作情况判断电路的校时、校分功能是否正确。
④秒脉冲产生电路的调试：将电路产生的秒时间脉冲接入示波器，观察并计算电路是否产生1Hz方波信号。
（2）结果说明
①数码管的调试：当正极依次接1、2、4、5、7、9、10管脚时，数码管依次是G、F、A、B、C、D、E亮。
四、设计思路
一、设计原理与技术方法：
包括：电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明；
软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。
1、电路工作原理分析与原理图
数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于标准的1Hz时间信号必须做到准确稳定，所以通常使用输出频率稳定的石英晶体振荡器电路构成数字钟的振源。又由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路。因此一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。石英晶体振荡器产生的信号经过分频器得到秒脉冲后，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。由以上分析可得到原理框图如下图1所示：
（2）运行结果说明
数码管的各部分可以正确显示，电路的“时”为24进制（从“00”到“23”），“分”和“秒”都为60进制（从“00”到“59”）。开关断开时电路处于正常工作状态，开关闭合时电路处于校时、校分状态，通过控制开关及输入信号可以达到校时功能。
注：此表可加附页。
二、课程设计工作记录：
包括：设计步骤与时间安排、调试步骤与时间安排、课题完成结果说明
图8校时电路图
（5）整点报时电路
一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的QC和QＡ、个位的QＤ和QＡ及秒计数器十位的QＣ和QＡ相与。电路在整点前6秒钟内开始整点报时，即当时间在59分54秒到59分59秒期间时，报时电路产生报时控制信号，控制小喇叭产生低音；当时间为00分00秒时，报时电路产生报时控制信号，控制小喇叭产生高音。
对校时电路的要求是:
1．在小时校正时不影响分和秒的正常计数。
2．在分校正时不影响秒和小时的正常计数。
当开关断开时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关闭合时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选74LS00，非门则可用与非门2个输入端并接来代替从而节省芯片。校时电路图见图8。
（4）译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。译码器可以使用CD4511。
（5）校时电路：可以通过基本的门器件、电阻与开关实现。由设计的电路图可选择与非门74LS00。
（6）整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,Байду номын сангаас示提醒.其作用方式是发出连续的或有节奏的音频声波。
图1实验原理框图
2、元器件选择与参数计算
（1）晶体振荡电路：产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。若由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源，可使555与RC组成多谐振荡器，产生频率f=1kHz的方波信号，再通过分频则可得到秒脉冲信号。晶体振荡器电路则可以给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。
(3)校时电路的调试：先将电路外接用函数信号发生器产生的1Hz方波信号，再分别通过校时、校分电路开关的断开、闭合以及开关闭合后电路的工作情况判断电路的校时、校分功能是否正确。（周四即6月28日）
(4)秒脉冲产生电路的调试：将电路产生的秒时间脉冲接入示波器，观察并计算电路是否产生1Hz方波信号。（周五即6月29日）
②“时”“分”“秒”电路的调试：“时”为24进制（从“00”到“23”），“分”和“秒”都为60进制（从“00”到“59”）。
③校时电路的调试：开关断开时电路处于正常工作状态，开关闭合时电路处于校时、校分状态。
④秒脉冲产生电路的调试：电路产生1Hz方波信号。
4、软件设计说明书与流程图
（1）秒脉冲产生电路
晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为20pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为22MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。
图2 CD4060管脚图
图3 CD4060秒脉冲振荡发生器
图4产生1Hz时间脉冲的电路图
（2）时间计数器电路
①“秒”“分”电路
根据题目要求，“秒”和“分”都是60进制的，而且是从“00”到“59”，可以使用十进制的74LS160来实现这个功能。首先将两片74LS160通过串行进位方式接成百进制计数器，即分别将“秒”和“分”个位的进位输出信号经非门作为“秒”和“分”十位的计数输入脉冲。当计数器从全0状态开始计数，计入59个脉冲时，经与非门译码产生低电平信号立刻将两片74LS160同时置零，于是便得到了60进制的计数器。74160的逻辑功能示意图、引脚图及功能表如下所示。