spi_和接口设计
FPGA_ASIC-基于FPGA的SPI4.2接口设计
基于FPGA的SPI4.2接口设计孙世国陈帅陈倩张恒威北京航天飞行控制中心 100094摘要：本文介绍了一种FPGA和IPX2805之间的SPI4.2接口模块设计的方法，对硬件设计进行了说明，着重阐述了FPGA内部SPI4.2接口模块设计。
该设计简单、高效，解决了商用芯片不能满足高速转发的系统要求的问题。
方案在Altera的Stratix II器件上得到了验证。
关键词：FPGA，IPX2805，SPI4.2The SPI4.2 Interface Module Design Based on FPGASUN SHIGUO CHEN SHUAI CHEN QIAN ZHANG HENGWEIBeijing Aerospace Control Center 100094Abstract：To design SPI4.2 interface module, a method based on FPGA and IPX2805 interface chip is described in this paper, including circuit design diagram . The design is simple and high efficiency.It satisfies the system require of high-speed transmit that is can not satisfied by business chip. The objective is achieved in the Stratix II of Altera.Key words：FPGA，IPX2805，SPI4.21．引言SPI-4.2（System Packet Interface）是OIF（Optical Internetworking Forum）定义的局部高速总线标准，用于PHY层芯片到链路层芯片的10Gbps信号传输。
基于AVR_SPI接口的MCP23S17扩展16位通用IO端口设计
基于 AVR_SPI 接口的 MCP23S17 扩展 16 位通用 IO 端口设计
莫利奖
Proteus 仿真原理图 1_0:
ቤተ መጻሕፍቲ ባይዱProteus 仿真时序波形：1_1:
第1页
7/23
C 语言程序：
/* *用带 SPI 接口的 MCP23S17 扩展 16 位通用 IO 端口* */ #define F_CPU 4000000UL #include <avr/io.h> #include <avr/interrupt.h> #include <util/delay.h> #define INT8U unsigned char #define INT16U unsigned int //MCP23S17 器件及寄存器地址定义 #define MCP_ADDR 0x40 #define IODIRA 0x00 #define IODIRB 0x01 #define GPPUB 0x0D #define GPIOA 0x12 #define GPIOB 0x13 //SPI 使能与禁用 #define SPI_EN() PORTB &= ~_BV(PB4) #define SPI_DI() PORTB |= _BV(PB4) //当前演示操作序号(0,1) INT8U Demo_OP_No = 0; // SPI 主机初始化 void SPI_MasterInit() { DDRB = 0B10110000; PORTB = 0xFF; SPCR |= _BV(SPE) | _BV(MSTR) | _BV(SPR0); } // SPI 数据传输 INT8U SPI_Transmit(INT8U dat) { SPDR = dat; while(!(SPSR & _BV(SPIF))); return SPDR;
串行外设接口SPI
SPI波特率寄存器(SPI1BR)
数据位 定义 复位
D7 0 0 D6 SPPR2 0 D5 SPPR1 0 D4 SPPR0 0 D3 0 0 D2 SPR2 0 D1 SPR1 0 D0 SPR0 0
D6～D4—SPPR[2:0]为SPI波特率预分频系数 D2～D0—SPR[2:0]为SPI波特率系数源自D1SPISWAI 0
D0
SPC0 0
复位
第7、6、5和2位无效，总为0 D4—MODFEN为主模式故障功能使能 D3—BIDIROE为双向模式输出使能—双向模式由SPI管脚控制0 （SPC0=1）使能时，BIDIROE决定SPI数据输出驱动器是否被使能 为单个双向SPI I/O管脚 D1—SPISWAI为SPI停止在等待模式中 D0—SPC0为SPI管脚控制0。SPC0位用于选择单线双向模式
CPHA=0，CPOL=0时的数据/时钟时序图
CPHA=0，CPOL=1时的数据/时钟时序图
CPHA=1，CPOL=0时的数据/时钟时序图
CPHA=1，CPOL=1时的数据/时钟时序图
8.1.4
模拟SPI
对于不带SPI串行总线接口的MCU来说，可以使用软 件来模拟SPI的操作。举例说明，我们可以使用三个 普通I/O口，分别定 义为pin_SPSCK、pin_MISO、 pin_MOSI来模拟SPI器件的SPSCK、MISO、MOSI
SPI寄存器简介
偏移地址
寄存器名称与缩写
基本功能
配置SPI的基本操作模式(中断 使能、系统使能、发送中断使 能、主从模式、时钟相位、时 钟极性等) 主模式故障功能使能、双向模 式输出 为SPI主机设定预定位速率分频 因子 返回SPI的状态 读取该寄存器将返回从接收数 据缓冲器中读取的数据。写该 寄存器将会把数据写入发送数 据缓冲器
电路设计中的通信接口通信接口设计的基本原理和方法
电路设计中的通信接口通信接口设计的基本原理和方法通信接口在电路设计中起着至关重要的作用，它负责连接各种电子设备和系统，实现数据传输和通信功能。
本文将介绍通信接口设计的基本原理和方法，以帮助读者更好地理解和应用于实际电路设计中。
一、通信接口的基本原理通信接口的设计基于通信原理和电路设计的基本原理。
通信原理主要包括信号传输、编码和解码、调制和解调等基本概念。
电路设计的基本原理包括电路的连接、信号放大、滤波和保护等方面。
通信接口的基本原理主要有以下几个方面：1. 信号传输：通信接口设计需要考虑信号的传输方式，如串行传输和并行传输。
串行传输适用于长距离传输和高速传输，而并行传输适用于短距离传输和低速传输。
2. 信号编码和解码：通信接口需要对信号进行编码和解码，以确保数据的准确传输。
常用的编码方式有二进制编码和差分编码等。
3. 调制和解调：通信接口设计需要考虑信号的调制和解调方式，以实现数据的传输和接收。
调制方式有幅度调制、频率调制和相位调制等。
4. 噪声和干扰抑制：通信接口设计需要考虑信号的抗干扰能力，采取适当的抗干扰措施，如滤波和屏蔽等，以提高系统的信号质量和可靠性。
5. 电源和地线设计：通信接口设计还需要考虑电源和地线的设计，保证系统的电源稳定和地线的良好连接，以提供可靠的电源和信号环境。
二、通信接口设计的方法通信接口设计涉及到多个方面的考虑和技术，下面介绍几种常用的通信接口设计方法：1. 标准接口设计：通信接口设计可以参考各种标准接口规范，如USB、UART、SPI、I2C等接口标准。
这些标准接口规范提供了通信接口的连接方式、信号电平、通信协议等详细要求，使得接口设计更加规范和统一。
2. 数据传输速率匹配：通信接口设计需要根据连接的设备或系统之间的数据传输速率进行匹配。
如果传输速率不匹配，可能导致数据传输错误或数据丢失。
3. 信号电平匹配：通信接口设计需要考虑信号电平的匹配，以保证数据的正确传输。
SPI接口详细说明
SPI 串行外设接口总线，最早由Motorola提出，出现在其M68系列单片机中，由于其简单实用，又不牵涉到专利问题，因此许多厂家的设备都支持该接口，广泛应用于外设控制领域。
SPI接口是一种事实标准，并没有标准协议，大部分厂家都是参照Motorola的SPI接口定义来设计的。
但正因为没有确切的版本协议，不同家产品的SPI接口在技术上存在一定的差别，容易引起歧义，有的甚至无法直接互连（需要软件进行必要的修改）。
虽然SPI接口的内容非常简单，但本文仍将就其中的一些容易忽视的问题进行讨论。
SPI ( Serial Peripheral Interface )SPI接口是Motorola 首先提出的全双工三线同步串行外围接口，采用主从模式（Master Slave）架构；支持多slave模式应用，一般仅支持单Master。
时钟由Master控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后（MSB first）；SPI 接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几Mbps的水平。
SPI接口信号线SPI接口共有4根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。
设备选择线SS-（Slave select，或CS-）SS-线用于选择激活某Slave设备，低有效，由Master驱动输出。
只有当SS-信号线为低电平时，对应Slave设备的SPI接口才处于工作状态。
SCLK：同步时钟信号线，SCLK用来同步主从设备的数据传输，由Master驱动输出，Slave设备按SCK的步调接收或发送数据。
串行数据线：SPI接口数据线是单向的，共有两根数据线，分别承担Master到Slave、Slave到Master的数据传输；但是不同厂家的数据线命名有差别。
Motorola的经典命名是MOSI和MISO，这是站在信号线的角度来命名的。
MOSI：When master, out line; when slave, in lineMISO：When master, in line; when slave, out line比如MOSI，该线上数据一定是Master流向Slave的。
SPI及USB双通信接口的设计与实现
传感 器
前需要 。作 为记 录仪 与计算机或外 围设备 的信息交
换通道 ， 通信接 口具 有重要 的 意义。但是针 对数 据快 速读取和通信接 口更 加灵活 方 面的研究 ， 目前还 不够
模 拟调 理 电路
图 １ 示。 所
计 算机 具有 Ｓ Ｉ 口 Ｐ接 的外 围设 备
二 片
测试的一个组成部分 ， 它与其他测试组件 、 无线通信控制 组件以及主机之间的通信更加复杂 ， 这就对记 录仪提 出
了许多新的要求 ， 包括多种频率采样 、 多次触发 、 海量数据
存储 、 陕速读取和通信接口更加灵活等 。 数据 针 对多种 频率采样 、 多次触发 的要求 ， 设计 了一个 由复杂 可编程 逻 辑器 件 Ｃ Ｌ （ｏ ｐ ｘｐｏｒ ｍ ｂｅ Ｐ Ｄ ｃｍ ｌ ｒ ａ ａｌ ｅ ｇｍ ｌｇ ｅｉ ） ｏｉ ｄｖ ｅ 和单片 机构 成 的控制 电路 。随着 大容 ｃ ｃ
编程 逻辑 器件 （ Ｐ Ｄ 控 制 了信号 的有效 采集存 储 ， 片机 与 Ｕ Ｂ接 口芯片 配合则 实 现 了与 外 围器 件 的有效 通 信 。实 验证 明 ，Ｓ ＣＬ ） 而单 Ｓ ＵＢ
接 口可实 现数据 的快 速传 输 ；Ｐ 接 口可更方 便地 与 无线控 制及 多种 智能仪 器实 现对 接 。接 口兼 容将 是记 录仪 未来 的发 展方 向 。 ＳＩ 关键 词 ：存 储测 试 记 录仪 接 口通 信 单 片机 Ｕ Ｂ ＳＩ Ｓ Ｐ
ｃｍｐｅ ｒｇａ ｏ ｌｘｐｏｒｍｍａ ｌ ｌ ｉ ｄｖｃ Ｃ Ｌ ； ｎ ｆ ｃｉｅｃ ｍｍｕ ｉａｉｎｗｔ ｅｉｈ ｒｌ ｅ ｉｅ ｌｍｅ ｔｄｂ ｏ ｉａｉｎｏ ｉｇｅｃ ｉ ｂｅ ｏ ｃ ｅｉｅ（ Ｐ Ｄ） ａ ｄｅｆ ｔ ｏ ｇ ｅ ｖ ｎｃｔ ｉ ｐ ｒ ｅａ ｄ ｖｃｓｉ ｉ ｅ ｎｅ ｙｃｍｂｎ ｔ ｆｓ ｌ ｈｐ ｏ ｈ ｐ ｓ ｍｐ ｏ ｎ
基于FPGA的SPI配置接口设计
机 输入 ／从机输 出（ＭＩＳＯ）、主机 输 出 ／从机输 入 （ＭＯＳＩ）及 主 机 输 入 、从 机 输 出信 号 ，从 机 在 上 升 沿 （或 下 降 沿 ）通 过 该
定 稿 日期 ：２０１６—０７—１２
信号 线 发送数 据 给主 机 ，主 机在 下降 沿 （或上 升沿 ）通过 该
６４
计 算 机 与 网 络
基 于 ＦＰＧＡ 的 ＳＰＩ配置接 口设计
张华 亮 （中国 电子科技 集 团公 司第五 十四研 究所 ，河 北 石 家庄 ０５００８１）
１引 言
数 据 使 能 信 号 线 （ＣＳ）。实 际 应 用 中经 常 使 用 三 线 制 的 工 作 方 式进 行数据的单向传输 ，其典 型结构如图 １所示 。
接收 和 发送 数 据 ；② ＭＯＳＩ：主机 输 出 、从机 输入 信号 ，主机 ＳＰＩ总线以主从方式工作 ，这种模式通 常有一个主设备和 在上 升 沿 （或 下降 沿 ）通过 该信 号 线发送 数 据给 从机 ，从 机
一 个或 多个 从设备 ，通 常采用 四线制即 ：串行时钟 （ＳＣＫ）、主 在 下 降 沿 （或 上 升 沿 ）通 过 该 信 号 线 接 收 该 数 据 ；③ ＭＩＳＯ ：
协 议 ，使 用 ＦＰＧＡ 设 计 ＳＰＩ总 线 接 口具 有 应 用 灵 活 、高 速 、 易调 试和可 以灵活地 实现在 线配置等 优点 ，大 大地减 少了
四蛾 棚
图 １ ＳＰＩ总 线 典 型 原 理 框 图
２ ８ＰＩ总 线 工 作原 理
信号 线定 义 如下 ：① ＳＣＫ：同步时 钟信 号 ，用 来 同步 主 机和 从机 的数 据传 输 ，由主机 控制 输出 ，从机 在 ＳＣＫ的边 沿
ＳＰＩ（Ｓｅｒｉａｌ Ｐａｒａｌｌｅｌ Ｂｕｓ）总 线 是 一 种 同 步 串 行 数 据 标 准 接
SPI、I2C、UART三种串行总线协议的区别和SPI接口介绍（转）
SPI、I2C、UART三种串⾏总线协议的区别和SPI接⼝介绍（转）SPI、I2C、UART三种串⾏总线协议的区别第⼀个区别当然是名字：SPI(Serial Peripheral Interface：串⾏外设接⼝);I2C(INTER IC BUS)UART(Universal Asynchronous Receiver Transmitter：通⽤异步收发器)第⼆，区别在电⽓信号线上：SPI总线由三条信号线组成：串⾏时钟(SCLK)、串⾏数据输出(SDO)、串⾏数据输⼊(SDI)。
SPI总线可以实现多个SPI设备互相连接。
提供SPI串⾏时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。
主从设备间可以实现全双⼯通信，当有多个从设备时，还可以增加⼀条从设备选择线。
如果⽤通⽤IO⼝模拟SPI总线，必须要有⼀个输出⼝(SDO)，⼀个输⼊⼝(SDI)，另⼀个⼝则视实现的设备类型⽽定，如果要实现主从设备，则需输⼊输出⼝，若只实现主设备，则需输出⼝即可，若只实现从设备，则只需输⼊⼝即可。
I2C总线是双向、两线(SCL、SDA)、串⾏、多主控（multi-master）接⼝标准，具有总线仲裁机制，⾮常适合在器件之间进⾏近距离、⾮经常性的数据通信。
在它的协议体系中，传输数据时都会带上⽬的设备的设备地址，因此可以实现设备组⽹。
如果⽤通⽤IO⼝模拟I2C总线，并实现双向传输，则需⼀个输⼊输出⼝(SDA)，另外还需⼀个输出⼝(SCL)。
（注：I2C资料了解得⽐较少，这⾥的描述可能很不完备）UART总线是异步串⼝，因此⼀般⽐前两种同步串⼝的结构要复杂很多，⼀般由波特率产⽣器(产⽣的波特率等于传输波特率的16倍)、UART接收器、UART发送器组成，硬件上由两根线，⼀根⽤于发送，⼀根⽤于接收。
显然，如果⽤通⽤IO⼝模拟UART总线，则需⼀个输⼊⼝，⼀个输出⼝。
第三，从第⼆点明显可以看出，SPI和UART可以实现全双⼯，但I2C不⾏；第四，看看⽜⼈们的意见吧！wudanyu：I2C线更少，我觉得⽐UART、SPI更为强⼤，但是技术上也更加⿇烦些，因为I2C需要有双向IO的⽀持，⽽且使⽤上拉电阻，我觉得抗⼲扰能⼒较弱，⼀般⽤于同⼀板卡上芯⽚之间的通信，较少⽤于远距离通信。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SPI 接口的设计第二章介绍了模数转换器的可编程控制架构，其中可编程控制功能的实现需要分成两部分：一部分为SPI 接口电路，以及其根据部寄存器存储的数据产生的控制信号；另一部分是具体的电路受控模块。
本章将介绍接口与数字逻辑电路的设计，包括应用于本模数转换器的SPI 接口与数字逻辑电路的设计、综合以及仿真验证。
3.1 数据通信接口3.1.1 串行通信基本的通信方式有两种：并行通信和串行通信。
并行通信是指数据以成组的方式，在多条并行信道上同时进行传输。
串行通信指要传送的数据或信息按一定的格式编码，然后在单根线上，按位的先后顺序进行传送。
接收数据时，每次从单根线上按位接收信息，再把它们拼成一个字符，送给CPU （Central Processing Unit ）做进一步的处理。
收发双方必须保持字符同步，以使接收方能从接收的数据比特流中正确区分出与发送方相同的一个一个字符。
串行通信只需要一条传输信道，易于实现，是目前主要采用的一种通信方式，它具有通信线少以及传送距离远等优点。
串行通信时，按数据的传送的方向可以分为单工、半双工和全双工等三种方式。
（1）单工（Simplex ）：数据线仅能向一个方向传输数据，两个设备进行通信时，一边只能发送数据，另一边只能接收数据。
（2）半双工（Half Duplex ）：数据可在两个设备间向任一个方向传输，但因为只有一根传输线，故同一时间只能向一个方向传输数据，不能同时收发。
（3）全双工（Full Duplex ）：对数据的两个传输方向采用不同的通路，可以同时发送和接收数据，串行通信有两种基本工作方式：异步方式和同步方式。
采用异步方式（Asynchronous ）时，数据发送的格式如图3-1所示。
不发送数据时，数据信号线呈现高电平，处于空闲状态。
当有数据要发送时，数据信号线变成低电平，并持续一位的时间，用于表示字符的开始，称为起始位。
起始位之后，在信号线上依次出现待发送的每一位字符数据，最低有效位0D 最先出现。
采用不同的编码方案，待发送的每个字符的位数就不同。
当字符用ASCII 码表示时，数据位占7位（60~D D ）。
在数据位的后面有一个奇偶校验位，其后有停止位，用于指示字符的结束。
停止位可以是一位也可以是一位半或两位。
可见，用异步方式发送一个7位的ASCII 码字符时，实际需发送10位、10.5位或11位信息。
如果用10位来发送的话，就意味着发送过程中将会浪费30%的传输时间。
为了提高串行数据传输的速率，可以采用同步传送方式。
一帧第n个字符图3-1 异步串行数据发送格式同步方式（Synchronous ）中串行同步字符的格式如图3-2所示。
没有数据发送时，传输线处于空闲状态。
为了表示数据传输的开始，发送方先发送一个或两个特殊字符，称该字符为同步字符。
当发送方和接收方达到同步后，就可以连续地发送数据，不需要起始位和停止位了，可以显著的提高数据的传输速率。
采用同步方式传送的发送过程中，收发双方须由同一个时钟来协调，用来确定串行传输每一位的位置。
在接收数据时，接收方可利用同步字符将部时钟与发送方保持同步，然后将同步字符后面的数据逐位移入，并转换成并行格式，直至收到结束符为止。
图3-2 同步串行数据发送格式3.1.2 SPI 接口简介SPI(Serial Peripheral Interface)是由Motorola 公司提出的一种工业标准，后来交给Opencores 组织进行维护。
SPI 模块是在MCU 与MCU 之间，或MCU 与外围设备之间实现近距离、全双工、同步串行传送的接口。
与其它串行接口相比，具有电路结构简单、速度快、通信可靠等优点。
通过SPI 接口，MCU 可以很方便的与外围芯片直接相连，用以传送控制/状态信息和输入/输出数据。
一个典型的SPI 模块的核心部件是一个8位的移位寄存器和一个8位的数据寄存器SPIDR 。
通过SPI 进行数据传送的设备有主SPI 和从SPI 之分，即SPI 传送在一个主SPI 和一个从SPI 之间进行。
图3-3给出了两个SPI 模块相互连接、进行SPI 传送的示意图，图左边是一个主SPI ，图右边为一个从SPI 。
图3-3 典型SPI模块典型的SPI接口有四个引脚：MISO（主入从出）、MOSI（主出从入）、SCLK（串行时钟）和SS（从选择）。
具体功能如表3-1。
表3-1 典型SPI接口引脚传送时双方的MISO（主入从出）、MOSI（主出从入）、SCLK（串行时钟）同名引脚相连。
SS引脚的定义有几种选择，因而有不同的连法。
可以看到，主SPI和从SPI的移位寄存器通过MISO和MOSI引脚连接为一个16位的移位寄存器。
主SPI的波特率发生器产生移位时钟SCLK。
主SPI启动传送过程，MCU向其SPIDR进行一次写入。
写入SPIDR的数据被装载到SPI的移位寄存器。
根据SCLK的8个周期，双方同步移位8次，移位寄存器中的容交换，然后双方移位寄存器中的数据加载到各自的SPIDR，双方传送完成标志置1，完成一次传送。
仅从传送路径上看，无所谓发送方和接收方。
在一次传送开始之前发送方应将发送数据写入自己的SPIDR，该数据自动装载入移位寄存器。
在一次传送完成后，接收方从SPIDR中读取接收数据[26]。
目前已有的SPI接口IP软核，XILINX公司的CoolRunner系列SPI主机IP核[27]（CoolRunner Serial Peripheral Interface Master IP Core），是通过有限状态机来控制SPI主机与从机以及微控制器之间的通信。
Motorola公司的SPI核[28]是一个主从共用的IP软核，具有很高的可重用性和通用性。
3.2 SPI接口的设计与综合3.2.1 设计方法、目标及流程本文SPI接口采用自顶向下设计方法。
自顶向下设计[29][30]是一种逐级分解、变换，将系统要求转变为电路或者版图的过程。
从系统级（System Level Design）开始考虑系统的行为、功能、性能以及允许的芯片面积和成本要求，进行系统划分和功能设计。
用行为语言描述每个方框的外特性，并将全部方框连在一起进行系统仿真（System Simulation）来验证系统设计的正确性。
RTL级设计按照系统要求编写程序，一般使用Verilog HDL或VHDL语言进行编程，使之符合系统设计规定的外特性。
RTL级设计的结果须经行为仿真（Behavior simulation），保证源代码（Source Code）的逻辑功能正确。
把源代码转换为网表的过程叫做综合。
网表是使用Verilog语言对门级电路的结构性描述，它是最底层文件。
网表是原理图的语言描述，对应着门级电路原理图。
网表中所有的器件都包含有必须的工业参数，如温度特性、电压特性、固有门延时、输入阻抗、上升时间、下降时间、驱动能力、面积等[31][32]。
由于这些工业参数的存在，使得门级仿真（Gate Level Simulation）十分接近于真实芯片的物理测试。
经过门级仿真后再经过自动布局布线（Auto Place and Route），从而生成版图（Layout），经过物理验证和后仿真，就可以制版流片，并交付封装测试。
整个流程如图3-4所示。
图3-4 自顶向下的设计流程由上节可知，SPI接口有主从之分，本文设计重点为从SPI（Slave SPI）。
这主要是由于本文的应用环境决定的。
本文设计的ADC接口电路及数字逻辑电路的主要目标是实现外部主SPI对从SPI的初始化。
要求从主SPI接收数据，配置部的寄存器，实现相应的控制目标，产生相应的控制信号。
不需要产生数据来配置其他的芯片，所以本文设计的SPI接口中就没有考虑波特率发生器，它只能从外部接收移位时钟。
首先，对所要设计的从SPI做整体规划，建立架构，并对系统进行层次划分。
根据实际需要，将主SPI与从SPI之间的连接架构简单的归结为图3-5所示。
图3-5 主从SPI之间连接架构主SPI与从SPI之间通过CSB、SCLK、SDIO三个引脚进行相连，它们分别是片选引脚、串行时钟引脚、串行数据输入\输出引脚。
此架构比典型的SPI接口引脚少了一个串行数据输出引脚，为了使芯片引脚数量最少，所以将这一引脚省略。
3.2.2 SPI 接口外特性3.2.2.1 SPI 接口的端口引脚SPI接口的端口引脚包括：CSB、SCLK、SDIO。
（1）CSB片选引脚CSB是一种低电平有效控制，用来选通读写周期。
CSB可以在多种模式下工作，如果控制器具有芯片选择输出或其他多器件选择方法，则该引脚可以与CSB 线相连。
当该线为低电平时，器件被选择，SCLK和SDIO线路上的信息便会得到处理。
当该引脚为高电平时，器件会忽略SCLK和SDIO线路上的所有信息。
这样，多个器件便可以与SPI端口相连。
在只连接一个器件的情况下，可以将CSB 线路与低电平相连，使器件始终处于使能状态，但是此时如果端口发生错误，将无法使器件复位，因为复位信号要在CSB的上升沿才起作用。
（2）SCLK串行时钟SCLK引脚为串行移位时钟输入引脚，用来使串行接口的操作同步。
输入数据在该时钟上升沿有效，输出数据在下降沿有效。
因为本文中SPI接口仅仅用来为配置寄存器传送数据，所以对数据传输的速率要求不高。
为降低该引脚对时钟线路上噪声的敏感度，它采用施密特触发器实现。
（3）SDIO串行数据输入/输出SDIO引脚用作输入或输出，取决于所发送的指令（读或写）以及时序帧中的相对位置（指令周期或者数据周期）。
在写或读操作的第一阶段，该引脚用作输入，将信息传递到部状态机。
如果该命令被确定为写命令，则在指令周期，SDIO引脚始终用作串行输入，将数据传送给部移位寄存器。
如果该命令被确定为读命令，状态机将把SDIO引脚变为输出，然后该引脚将数据回传给控制器。
在本文设计的SPI接口中，该引脚目前只实现向寄存器中写入数据的功能。
3.2.2.2 SPI 接口的数据基本传送规则（1）格式SDIO数据传输的第一阶段是指令阶段，指令由16位组成，之后是数据，数据由一个或多个8位构成，长度由前面的指令字长位确定。
CSB的下降沿与SCLK的上升沿一起决定帧何时开始。
如果器件的CSB与低电平相连，则帧开始于SCLK的第一个上升沿，如图3-6。
图3-6 数据格式（2）指令周期指令周期为串行传输数据的前16位，指令周期分为若干位段，如图3-7所示：图3-7 指令周期（3）读/写指令位数据流中的第一位是读/写指令位（WR/）。
当该位为高电平时，表示指令为读取指令，指令周期（前16位）完成时，部状态机使用所提供的信息解码要读取的部地址。
SDIO的方向由输入变为输出，由字长定义的适当数量的字从从器件移位出来。