STM32F2系列_存储器和总线架构
《STM32Cube高效开发教程》笔记
《STM32Cube高效开发教程》读书笔记目录一、前言 (2)1.1 书籍简介 (3)1.2 编写目的 (4)二、STM32Cube概述 (5)2.1 STM32Cube的意义 (6)2.2 STM32Cube的主要特点 (7)三、安装与配置 (9)3.1 STM32Cube的安装 (10)3.2 开发环境的配置 (11)四、创建项目 (12)4.1 新建项目 (13)4.2 项目设置 (14)五、HAL库介绍 (15)5.1 HAL库简介 (16)5.2 HAL库的主要组件 (18)六、STM32最小系统 (19)6.1 STM32最小系统的组成 (21)6.2 STM32最小系统的应用 (22)七、GPIO操作 (24)7.1 GPIO的基本概念 (25)7.2 GPIO的操作方法 (26)八、中断系统 (28)8.1 中断的基本概念 (29)8.2 中断的处理过程 (31)九、定时器 (33)9.1 定时器的功能介绍 (34)9.2 定时器的操作方法 (36)十五、文件系统 (37)一、前言随着科技的飞速发展，嵌入式系统已广泛应用于我们生活的方方面面，从智能手机到自动驾驶汽车，其重要性不言而喻。
而STM32作为一款广泛应用的微控制器系列，以其高性能、低功耗和丰富的外设资源赢得了广大开发者的青睐。
为了帮助开发者更好地掌握STM32系列微控制器的开发技巧，提升开发效率，我们特别推出了《STM32Cube 高效开发教程》。
本书以STM32Cube为核心，通过生动的实例和详细的讲解，全面介绍了STM32系列微控制器的开发过程。
无论是初学者还是有一定基础的开发者，都能从中找到适合自己的学习内容。
通过本书的学习，读者将能够更加深入地理解STM32的内部结构和工作原理，掌握其编程方法和调试技巧，从而更加高效地进行嵌入式系统的开发和应用。
在科技日新月异的今天，STM32系列微控制器将继续扮演着举足轻重的角色。
stm32f215rgt6技术参数
stm32f215rgt6技术参数
-STM32F215RG系列是STMicroelectronics公司推出的一款基于ARM Cortex-M3内核的32位微控制器。
-主频：最高主频为120MHz，支持高性能的处理能力。
-存储器：具有256KB的Flash存储器和64KB的SRAM，可用于存储程序和数据。
-通信接口：具有多个通信接口，包括4个USART、5个SPI和3个I2C，可用于与外部设备进行数据交互。
-定时器：具有多个定时器，包括基本定时器、通用定时器和高级定时器，用于实现精确的定时和控制功能。
- ADC：具有12位的模数转换器，可用于模拟输入信号的转换和采样。
- GPIO：具有多个通用输入输出引脚，用于连接外部器件和传感器。
-电源管理：支持多种低功耗模式，可实现节能和延长电池寿命。
-工作温度范围：-40℃至+85℃，适用于广泛的工业和消费电子应用。
-封装：STM32F215RGT6采用LQFP64封装，方便进行布局和焊接。
请注意，以上信息仅为参考，具体的技术参数可能会因不同的封装、版本或供应商而有所不同。
建议您查阅STMicroelectronics的官方文档或数据手册获取更详细和准确的技术参数。
STM32F205&STM32F207中文资料
ＳＴ代理－深圳恒信宇电子请给文档评分谢谢！主要特点与中文描述ＳＴＭ３２Ｆ２０５ＳＴＭ３２Ｆ２０７描 述 该ｓｔｍ３２ｆ２０ｘ是基于高性能的３２位精简指令集的核心运行频率高达１２０兆赫。
该系列采用高速嵌入式存储器（快闪记忆体可达１字节，多达１２８个字节的系统存储器），多达４个字节的备份存储器，和一个范围广泛的增强我／操作系统和外设连接到建业巴士，三巴士和一个３２ － ｍｕｌｔｉ－ａｈｂ总线矩阵。
该设备还具有一个自适应的实时内存加速器（艺术加速器？），允许实现一个性能相当于０个等待状态的程序执行从快闪记忆体在频率高达１２０兆赫。
这一业绩已被证实使用ｃｏｒｅｍａｒｋ基准。
所有设备提供三的１２位模数转换器，数模转换器，低功耗的时钟，十二个通用的１６位定时器包括脉宽调制定时器的电机控制，２通用３２位定时器。
一个真正的数字随机发生器（测距）。
它们还具有标准和先进的通信接口。
新的先进的设备包括一个输出，增强柔性静态存储器控制（设计）接口（设备提供软件包１００引脚和更多），和一个摄像头界面传感器。
该装置还采用标准外设。
相关型号：ＳＴＭ３２Ｆ０５１，ＳＴＭ３２Ｆ２系列，ＳＴＭ３２Ｆ４系列，ＳＴＭ３２Ｆ１００，ＳＴＭ３２Ｆ１０１，ＳＴＭ３２Ｆ１０２，ＳＴＭ３２Ｆ１０３， ＳＴＭ３２Ｆ１０５，ＳＴＭ３２Ｆ１０７，ＳＴＭ３２Ｌ１５１，ＳＴＭ３２Ｌ１５２，ＳＴＭ３２Ｆ０５０ ＳＴ代理－深圳恒信宇电子请给文档评分谢谢！主要特点与中文描述ＳＴＭ３２Ｆ２０５ＳＴＭ３２Ｆ２０７主要特点＊ 核心：３２位－ ３处理器（１２０兆赫最大）的自适应实时加速器（加速器？）允许０－ｗａｉｔ国家 执行性能快闪存储器，微处理器，能力高达１５０ ／ １．２５ ／兆赫（ｄｈｒｙｓｔｏｎｅ能力高达２．１）＊ 记忆：多达１字节的闪存＊ ５１２字节的存储器＊ 高达１２８ ＋ ４个字节的存储器＊ 灵活的静态内存控制器，支持小型闪存，静态存储器，ｐｓｒａｍ，也和记忆＊ 液晶并行接口，８０８０ ／ ６８００模式＊ 计算单元＊ 时钟，复位和供应管理＊ 从１．８到３．６伏的供电＋我／操作系统＊ ４至２６兆赫的晶体振荡器＊ 内部１６兆赫＊ ３２千赫振荡器时钟的校准＊ 内部３２千赫＊ 低功率＊ 睡眠，停止和待机模式＊ ｖｂａｔｓｕｐｐｌｙ为时钟，２０×３２位备份寄存器，和可选的４备份存储器＊ ３×１２位，０．５μ的ＡＤＣ多达２４通道和６吨三交错模式＊ ×１２位模数转换器２＊ 通用存储器控制器：１６－ｓｔｒｅａｍ集中ＦＩＦＯ和突发支持＊ ９６位独特的身份证＊ 高达１７定时器＊ 多达十二个１６位和３２位定时器，高达１２０兆赫，每到４集成电路／业主立案 法团／脉宽调制或脉冲计数器和正交（增量）编码器输入＊ 调试模式：串行线调试（社署），系统，和ｃｏｒｔｅｘ－ｍ３嵌入式追踪宏？＊ 多达１４０个输入／输出端口中断能力：＊ 多达１３６个快速输入／输出高达６０兆赫＊ 高达１３８ ５ ｖ－ｔｏｌｅｒａｎｔ我／操作系统＊ 多达１５个通信接口＊ 高达３×串行接口（兼容ｐｍｂｕｓ）＊ 高达４和２ ｕａｒｔｓ ＵＳＡＲＴ（７．５兆位／秒，７８１６接口，林，红外通信，调制解调器控制）＊ 多达３个接口（３０兆位／秒），２混合接口实现音频类精度通过音频锁相环或外部锁相环２×可以＊ 接口（网主动）＊ 接口＊ 先进连接＊ ２全速设备／主机／控制芯片与芯片的物理层＊ ２高速全速设备／主机／控制芯片专用，片上全速物理层和低引脚数接口＊ １０ ／ １００以太网专用存储器：支持国际１５８８ｖ２硬件，信息产业部／简化媒体独立接口＊ ８ － １４位并行接口（４８字节／秒最大）＊ 模拟真随机数发生器。
存储器与总线架构_2
AHB/APB桥(APB)：两个AHB/APB 桥在AHB和2个APB总 线间提供同步连接。APB1操作速度限于36MHz，APB2 工作在全速状态(最高72MHz)。
第五页，共三十七页，2022年，8月28日
二、存储器组织
1、存储器的组织方法
程序存储器、数据存储器、寄存器和输入输出端口被组织
· 系统文件名和源/头文件名以“stm32f10x_”的形式表示
，例如stm32f10x_conf.h。 · 在单一文件中使用的常量在该文件中定义，在多个文件 中使用的常量定义在头文件中，所有的常量以大写字母表 示。 · 寄存器当作常量看待。同样以大写字母表示。
第二十页，共三十七页，2022年，8月28日
PPP_ClearITPendingBit
第二十三页，共三十七页，2022年，8月28日
（2）代码标准
· 变量
定义了18个变量类型，在头文件stm32f10x_type.h中
Typedef signed long s32；
Typedef signed short s16； Typedef signed char s8；
结尾。
第二十二页，共三十七页，2022年，8月28日
· 用来检测指定PPP的标志是否被置位或清0的函数，命名 为PPP_GetFlagStatus。
· 用来清除某个PPP的标志的函数，命名为 PPP_ClearFlag · 用来检验指定PPP的中断是否发生的函数，命名为
PPP_GetITPendingBit · 用来清除某个PPP中断挂起位的函数，命名为
第二十一页，共三十七页，2022年，8月28日
· 用来使能或禁止指定的PPP外围模块的函数，命名为
PPP_Cmd
STM32中文参考手册
9.1 DMA简介
9.2 DMA主要特性
9.3 功能描述
STM32F10xxx参考手册
75
75 75 76 76 77 77 77
78
78 78 79 79 80 80 81 82 82
83
83 83 86 86 87 87
88
89
89
89 89
91
91 92 92 92 94
108
9.4.3 DMA通道x配置寄存器(DMA_CCRx)(x = 1…7)
108
9.4.4 DMA通道x传输数量寄存器(DMA_CNDTRx)(x = 1…7)
110
9.4.5 DMA通道x外设地址寄存器(DMA_CPARx)(x = 1…7)
110
9.4.6 DMA通道x存储器地址寄存器(DMA_CPARx)(x = 1…7)
16
1.3 可用的外设
16
2 存储器和总线构架
17
2.1 系统构架
17
2.2 存储器组织
18
2.3 存储器映像
19
2.3.1 嵌入式SRAM
20
2.3.2 位段
20
2.3.3 嵌入式闪存
21
2.4 启动配置
23
3 CRC计算单元(CRC)
25
3.1 CRC简介
25
3.2 CRC主要特性
25
3.3 CRC功能描述
STM32F10xxx参考手册
38
38 39
39
39 39 40 40 42
45
45
45 45 46
46
48 48 49 49 49 50 50 50 50 50
Cortex系列M1、M2、M3、M4对比只是分享
Cortex-M 系列针对成本和功耗敏感的MCU 和 终端应用（如智能测量、人机接口设备、汽车和 工业控制系统、大型家用电器、消费性产品和医 疗器械）的混合信号设备进行过优化。
.比较Cortex-M 处理器Cortex-M 系列是适用于具有不同的成本、功耗和性能的一系列易于使用的兼容嵌入式设备 （如微控制器（MCU ））的理想解决方案。
每个处理器都针对十分广泛的嵌入式应用范围提供 最佳权衡取舍。
关于Cortex-M4与Cortex-M3的区别，：M4不是用来取代M3的，它只是多了浮点运算功能。
如果 你不需要浮点DSP, M3就足够了"8/16位”应用“8/16位”应用"16/32位”应用“32位/DSC ”应用低成本和简单性低成本，最佳能效高性能，通用有效的数字信号控制20-50M 工作频率20-50M 工作频率32-100M 工作频率80-204M 工作频率冯诺依曼结冯诺依曼结哈佛结哈佛结构构构构Cortex-M 系列处理器都是二进制向上兼容的，这使得软件重用以及从一个Cortex-M 处理器 无缝发展到另一个成为可能。
FPGA Low Cost MCU High Performance MCUMCortex-M 技术RISC 处理器内核Thumb-2® 技术•高性能32位CPU •具有确定性的运尊•低延退3阶段管道• 16/32位指令的最佳混合•小于8位设费3倍的代码大小•对性能没有负面影响低功耗模式嵌套矢堂中断控制器(NVIC)•集成的睡眠状态支持•多电源域•基于架构的软件控制•低延返、低抖动中断响应•不需要汇编编程•以纯C 语言编写的中断服务例程工具和RTOS 支持99［竺!9里袒试犯建朦.厂泛的第三方工具支持• Cortex 微控制器软件接口标准(CMSIS)•最大限度地增加软件成果重用• JTAG 或2针串行线调试(SWD)连接•支持多处理器•支持实时跟踪CMSISARM Cortex 微控制器软件接口标准(CMSIS) 是Cortex-M 处理器系列的与供应商无关的硬 件抽象层。
STM32 F1-F2-F4 比较选型
4
声明: 本演讲稿中若有与数据手册不相符合的内容,请以数据手册为准。
总线矩阵比较——指令总线I-Bus
5
声明: 本演讲稿中若有与数据手册不相符合的内容,请以数据手册为准。
总线矩阵比较——指令总线I-Bus
F1系列：I-Bus只接到Flash上，从 SRAM和FSMC取指令只能通过SBus，速度较慢。 F2和F4系列：I-Bus不但连接到Flash 上，而且还连接到SRAM和FSMC上， 从而加快从SRAM或FSMC取指令的 速度。
TIM2/3/4/5/6/7/12/13/14，DAC， CAN/USB SRAM，USB FS device
* 红色标注的外设为该系列所特有的 * 下划线标注的外设是所有系列共有，但内部映射位置发生变化
7
声明: 本演讲稿中若有与数据手册不相符合的内容,请以数据手册为准。
片上SRAM存储器比较
内置SRAM
STM32 F1系列：超值型产品(STM32F100)
多达
多达
Cortex-M3 24MHz
32K字节 SRAM
512K字节 Flash
3相电机 定时器
CEC
STM32 L1系列：超低功耗型产品(STM32F151/152)
多达
多达
Cortex-M3 32MHz
48K字节 SRAM
384K字节 Flash
STM32F205RC
STM32F205VC STM32F207VC STM32F205ZC STM32F207ZC
STM32F105RC
STM32F105VC
STM32F101RC STM32F107RC STM32F101VC STM32F107VC STM32F101ZC
STM32F使用内部FLASH程序详解
STM32F0xx_FLASH_PAGE15_STARTADDR,
EEPPROM_PACKAGEHEAD );
/*Write length*/
FLASH_ProgramHalfWord( STM32F0xx_FLASH_PAGE15_STARTADDR+2 , length );
/*Write datas*/
但是，我们的数据是打包的（详见 2.2），所以还需要： 根据报头判断是不是有效数据 根据长度判断要读取多少数据 最后才是读出数据 4.1、判断数据有效性：
我们通过报头来判断数据是不是自己写入的。也就是判断 flash 第 15 页的第 1、2 个字 节是不是 0xaa55，如果不是，那这段数据是无效的。另外再判断一下长度字段，如果长度等 于 0，也就是后面没有数据，那这段数据也是无效的。
* Input
: buff:pointer of first data, length: write length
* Output
:
* Return
: true/false
*******************************************************************************/
* Function Name : readPackedMessageFromFlash
* Description : Read packed message form flash
* Input
: buff:point to first location of received buffer.length:Maxmum
* Input
: None
* Output
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
启动模式 从片上用户闪存启动 从片上系统闪存启动，运行bootloader 从片上SRAM启动
1) 把BOOT电平配置好，复位系统，则可以激活启动代码的运行。 2) 在复位后第四个SYSCLK时钟的上升沿时刻，锁存两个BOOT引脚的电平，由此进入相应的启动空间
片上SRAM
两个子区域拥有各自不同的AHB从设备端口 可以被不同主设备同时访问
外部存储器接口FSMC
可以被所有AHB主设备访问
AHB1
AHB1上的外设：GPIO、备份SRAMAHB-APB1桥和AHB-APB2桥
分别接APB1和APB2外设
AHB2
AHB2上的外设：DCMI、硬件加密模块、全速USB
分成两个子区域，可被不同AHB主设备同时访问
112K字节 16K字节
备份域SRAM
属于电池供电域（参见电源章节） 4K字节，地址范围
0x4002,4000 ~0x4002,4FFF
12
位带操作，介绍
位带(Bit-band)操作是Cortex-M3提供的特殊操作：位带区 的每个位都有位带别名区的一个字与之对应。 对位带别名区每个字节的写操作，Cortex-M3都将自动转 换成对对应比特位的读-修改-写操作。对位带别名区每个 字节的读操作则将转换成相对应比特位的读操作。 与原有的读字节-修改相应比特位-写字节的操作方式相比， Bit-band虽然不能减少操作时间，却能简化操作，减小代 码量，并防止错误写入。 Bit-band区域的存储器以32位方式进行访问，其中有效的 仅仅是BIT0位，只有BIT0的值才对应到相应的普通区域的 比特位上，其他位无效。 STM32F系列芯片为所有外设寄存器和SRAM提供相对应 的Bit-band区域，以简化对外设寄存器和SRAM的操作
数组第二个字节的BIT3对应的位带地址为：
0x22000000+(0x4001*32)+(3*4) = 0x2208002c GPIOA的端口输出数据寄存器地址0x4001080c，对于PA.0来说控
制其输出电平的比特位的位带操作地址为：
0x42000000+(0x1080c*32)+(0*4) = 0x42021018
闪存自适应加速器
CPU能够以120MHz全速在片上闪存上运行，无需等待
详细信息参见”片上闪存.ppt”
17
培训内容
系统架构
多层AHB总线矩阵
存储空间
存储器映射 片上SRAM
位带操作
片上闪存
自适应闪存加速器（STM32F2新增）
启动模式
代码空间的动态重映射（STM32F2新增） 内嵌bootloader
15
位带操作，使用例二
例2：修改SPI控制器的BIT6，使能SPI
不使用位带操作： U32 spi_ctrl = SPI1->CR1; Spi_ctril = spi_ctrl | 0x00000040; SPI1->CR1 = spi_ctril; 对BIT6的置位操作为： 使用位带操作： SPI1的CR1寄存器地址为0x40013000，因 此CR1寄存器BIT6的位带地址为： 0x42000000 + 0x13000*32 + 6*4 = 0x42260018
由Boot引脚决定以上 三块物理存储器中的哪 块映射到0x0的起始地址
见下页表格
19
启动模式选择
BOOT引脚在复位后第四个SYSCLK上升沿采样锁定 BOOT0引脚是启动专用引脚（输入方向） BOOT1和GPIO共享引脚
采样确定启动空间后，即可被用户做GPIO使用
从待机模式(Standby)退出后，会重新采样BOOT引脚电平 进入待机模式之前，用户要注意BOOT1的配置
14
位带操作，使用例一
例1：将前页数组中的数据通过PA.0端口输出
不使用位带操作： for (u16 cnt=0; cnt<512; cnt++) for (u8 num=0; num<8; num++) if ((Buffer[cnt]>>num)&0x01) GPIOA->BSRR = 1; else GPIOA->BRR = 1; 使用位带操作： U32 *pBuffer = ((u32*)0x22080000) U16 cnt = 512*8; While(cnt--) { (*((u32*)0x42021018)) = *pBuffer++; }
存储器和总线架构
培Байду номын сангаас内容
系统架构
多层AHB总线矩阵
存储空间
存储器映射 片上SRAM
位带操作
片上闪存
自适应闪存加速器（STM32F2新增）
启动模式
代码空间的动态重映射（STM32F2新增） 内嵌bootloader
2
培训内容
系统架构
多层AHB总线矩阵
M5
M4
M3
M2
SRAM 112KB
D
PFQ/BC
M1
480MB/s
I
D I
M0
FLASH 1MB
480MB/s
4
8个AHB总线主设备
Cortex-M3内核的指令总线
用于在[0x0,0x1FFFFFFF]空间取指 默认可以访问片上闪存 通过重映射还可访问片上SRAM(112K)以及外部存储器
Cortex-M3内核4G字节可寻址空间
1
512M字节Code区域
通过I-Code/D-code访问 程序放在这里执行效率更高
STM32F2根据不同芯片实现了 128K/256K/512K/768K/1024K 字节的片上闪存
2
512M字节SRAM区域
通过System Bus访问 可以把程序放在这里执行，效率不如Code区域 前1M字节是位带区，对应32M字节的位带别名区
6
多层AHB
通过内联矩阵来实现多层AHB的架构
可以在多主系统中减少延迟，提高总线可用带宽
获得的系统可用带宽正比于总线的层数
对每个主设备有一个总线层，并通过从设备复用开关连 到所有从设备
由于每层只有一个主设备，就无需仲裁，更方便实现 只有在多个主设备意图同时访问同一个从设备时才需要仲裁 使用轮询方式 round-robin
9
Cortex-M3预定义存储器映射图
6
5
4
3 2 1
10
STM32F2的存储器映射实现
6
5
4 3 2 1
11
片上SRAM
系统SRAM
属于1.2V供电域（参见电源章节） 可以8位、16位和32位地访问，CPU零等待
CPU通过System Bus访问SRAM 设置重映射从SRAM启动，CPU通过I-Code/D-Code总线访问 （从SRAM执行代码效率更高）
FSMC的映射到地址0x00，只能通过软件来使能
通过Icode总线执行代码比映射前使用System总线效率更高 重映射后，FSMC寄存器和外部存储器空间中未被重映射的区域就不能被 访问了；退出重映射后，恢复访问允许。
22
系统启动代码
启动模式选择引脚
BOOT1(I/O PB2)
X 0 1
DMA1和DMA2各自的存储器访问端口 DMA2的外设访问端口 以太网专用DMA
访问片上SRAM和外部扩展存储器
高速USB专用DMA
访问片上SRAM和外部存储器
5
7个AHB总线从设备
片上闪存
指令访问接口和数据访问接口占用不同的从设备端口 指令访问接口只能被内行指令总线访问
20
动态重映射特性
可由BOOT引脚以及 重映射寄存器配置 只能由重映射寄存器配置
注意：FSMC重映射时，只有Bank1的前两个区域(region)被重映射了，并非整个外部存储器空间
21
动态重映射寄存器
复位之后，BOOT引脚的值被拷贝到该寄存器
唯一例外：当BOOT1=1/BOOT0=0从片上闪存启动时，寄存器值=0x00
BOOT0(I)
0 1 1
启动模式 从片上用户闪存启动 从片上系统闪存启动，运行bootloader 从片上SRAM启动
1) 把BOOT电平配置好，复位系统，则可以激活启动代码的运行。 2) 在复位后第四个SYSCLK时钟的上升沿时刻，锁存两个BOOT引脚的电平，由此进入相应的启动空间
Bootloader支持的通信接口
7
培训内容
系统架构
多层AHB总线矩阵
存储空间
存储器映射 片上SRAM
位带操作
片上闪存
自适应闪存加速器（STM32F2新增）
启动模式
代码空间的动态重映射（STM32F2新增） 内嵌bootloader
8
Cortex-M3预定义存储器映射和STM32F2的实现
Cortex-M3内核的数据总线
用于在[0x0,0x1FFFFFFF]获取literal 默认可以访问片上闪存 通过重映射还可访问片上SRAM(112K)以及外部存储器
Cortex-M3内核的系统总线
可用于取数据，也可以用来获取指令(效率不如指令总线) 可以访问除片上闪存外所有AHB总线从设备
13
位带操作，寻址
位带操作最重要的一环就是寻址，即为需要操作的“目标 位”找到位带别名区相对应的地址：
位带别名区首地址+(操作字节的偏移量*32) +(操作位的偏移量*4)