SOPC整理
六分频加法电路的设计
六分频加法电路的设计1相关原理分析1.1计数器计数器是实现分频电路的基础，计数器包括普通计数器和约翰逊计数器两种，这两种电路均可用于分频电路中。
最普通的计数器莫过于加法（减法）计数器。
以3位二进制计数器为例，计数脉冲CP 通过计数器时，每输入一个计数脉冲，计数器的最低位（记为Q0，后面的依次记为Q1、Q2、）翻转一次，Q1、Q2、都以前一级的输出信号作为触发信号。
分析这个过程，不难得出输出波形。
图1-1 3位二进制计数器时序图由上很容易看出Q0 的频率是CP的1/2，即实现了2分频，Q1则实现了4分频，同理Q2实现了8分频。
这就是加法计数器实现分频的基本原理。
约翰逊计数器是一种移位寄存器，采用的是把输出的最高位取非，然后反馈送到最低位触发器的输入端。
约翰逊计数器在每一个时钟下只有一个输出发生变化。
同样以3为二进制为例。
假设最初值或复位状态是000，则依次是000、001、011、111、110、100、000这样循环。
由各位的输出可以看出，约翰逊计数器最起码能实现2分频。
1.2两种计数器的比较从以上分析可以看出约翰逊计数器没有充分有效地利用寄存器的所有状态，而且如果由于噪声引入一个无效状态，如010，则无法恢复到有效循环中去，需要加入错误恢复处理。
但其较之加法计数器也有它的好处。
同一时刻，加法计数器的输出可能有多位发生变化，因此当使用组合逻辑对输出进行译码时，会导致尖峰脉冲信号。
而约翰逊计数器可以避免这个问题。
1.3 计数器的选择本次训练要求设计的是加法分频电路，选择的是加法计数器。
加法计数器实现分频较之约翰逊计数器简单，编程也容易理解一些，对于初学者也较容易上手。
在前面已经讲过加法计数器实现2n的分频的方法，现在就不在赘述。
1.4 偶数分频器如前所述，分频器的基础是计数器，设计分频器的关键在于输出电平翻转的时机。
偶数分频最易于实现，要实现占空比为50%的偶数N分频，一般来说有两种方案：一是当计数器计数到N/2-1时，将输出电平进行一次翻转，同时给计数器一个复位信号，如此循环下去；二是当计数器输出为0到N/2-1时，时钟输出为0或1，计数器输出为N/2到N-1时，时钟输出为1或0，当计数器计数到N-1时，复位计数器，如此循环下去。
?在工作中自我救赎：SOP的“守、破、离”
在工作中自我救赎：SOP的“守、破、离”如何加快并有效完成那些“例行公事”，让我们有更多的自主支配时间？这就需要标准工作流程。
倘若能够在平时针对自己的工作进行分析整理，建立自己工作的SOP（Standard Operating Procedure 标准作业程序），并在执行过程中不断总结和优化，形成自己的工作指南，步骤说明和点检表单，就可以改变自己工作中的空虚感。
工作需要投入75%的时间，针对自己工作进行准备、调查、归纳整理，对于个人而言，这是可以提高工作效率的高附加值的业务。
每天上班，我们会面对大量的繁杂事务，而其中又有很多所谓的“例行公事”，如召开每日早会，针对现场下属工作进行检查，对设备进行点检并填写工作记录等等。
这些例行公事因为需要每日工作都要进行，往往十分容易被大家忽略。
从时间管理的角度来说，这些工作被归类为重要且不紧急。
我们希望能够将更多的事情从重要紧急向重要不紧急进行转移，这样就会让整个组织的运作条理化，稳定化，降低变异的影响。
而这些“例行公事”也不是一成不变，我们所说的改善，就是需要对于这些事务进行不断的演进和提升。
成功就是把对的经验不停复制和改善，当一项工作反复进行，从实施中持续进行修正，往往会获得一套只要照着做就能少出错的成功套路，这就是“最佳实践”。
1958年，英国历史学家、政治学家诺斯科特·帕金森（C·Northcote Parkinson）出版了《帕金森定律》（Parkinson's Law）一书。
他提出的“帕金森定律”阐述了“工作量会自动膨胀到把这项工作被赋予的时间全部用完为止”，换句话来说，我们的日常工作中，工作会自动地膨胀，占满一个人所有可用的时间，如果时间充裕，他就会放慢工作节奏或是增添其他项目以便用掉所有的时间。
帕金森用一个例子说明人做一件事所耗费的时间差别如此之大：一个人可以在10分钟内看完一份报纸，也可以看半天；一个忙人20分钟可以寄出一叠明信片，但一个无所事事的老太太为了给远方的外甥女寄张明信片，可以足足花一整天时间。
SOPC技术LED流水灯设计
Sopc_LED实验指导一．实验目的：1.掌握NIOS II软核的定制流程。
2.掌握NIOS II的开发流程。
3.熟识NIOS II IDE 开发环境的使用。
4.掌握基本的软件的调试方法。
5.掌握通过寄存器形式对硬件进行控制，可以更透彻地看清NIOS II 开发过程。
二．实验内容：1．PIO 模块的构建。
2．软件编程，通过寄存器形式对硬件进行控制。
3．下载程序并硬件调试。
4. 扩展实验：程序功能通过SOPC建立的软核来运行程序功能：LED 显示控制。
通过PIO 直接控制8 个LED 产生流水灯效果三．实验简介：这一节，我将给大家了解第一个与硬件有关的程序，虽然内容简单，却极具代表性。
我将采用一种寄存器的操作方案，让大家感受到开发NIOS跟单片机一样的简单，看透NIOS II开发的本质，尽量避免使用NIOS II IDE提供的API，这样做有很多好处。
首先，有单片机开发经验的人应熟悉这种操作方案，其次，它是硬件试验部分的第一课，通过这个简单的实验，可以让你对单片机的操作有一个感官上的了解，可以说意义不同寻常。
这一节，我也通过LED 实验来带大家进入NIOS II 的开发世界，感受NIOS 的魅力所在，下面我们开始吧。
四．实验内容：1.硬件开发第一步，我们要在软核中加入PIO 模块。
打开我们上一次建的Quartus 工程，如下图红圈所示（如果你没保留上次的工程，需要按照上次指导书重新再做一个下面的。
）双击上图的hello_word后进入了SOPC BUILDER界面，如下图所示点击下图所示红圈处PIO(Parallel I/O)点击后，如下图所示，红圈1处是你需要的PIO口的宽度，即你需要几个IO口，这里面我设置为8，即我要控制8个LED，红圈2是选择输出方式，我选择为输出（Output）。
接下来，点击Finish，完成PIO模块的构建，然后将其改名为LED,如下图所示接下来，需要自动分配一下基地址，上一次已经讲过，如下图所示接下来，双击cpu，看下图红圈的地址为下图的。
sop文件管理制度(2篇)
第1篇一、目的为确保公司各项业务流程的规范性和一致性，提高工作效率，降低操作风险，特制定本SOP文件管理制度。
二、适用范围本制度适用于公司所有部门及员工，涉及所有业务流程、工作标准和操作规范。
三、职责1. 文件管理部：负责SOP文件的编制、审核、发布、更新和维护。
2. 部门负责人：负责本部门SOP文件的编制、审核和实施。
3. 员工：负责按照SOP文件执行日常工作，并及时反馈文件执行中的问题和建议。
四、SOP文件的分类1. 基本操作规程：包括公司基本操作流程、工作标准和操作规范。
2. 业务流程规程：包括各业务部门的业务流程、工作标准和操作规范。
3. 管理制度：包括公司各项管理制度、规定和操作流程。
4. 应急预案：包括各类突发事件、紧急情况的应急预案。
五、SOP文件的编制1. 需求分析：文件管理部根据公司业务发展需求，组织相关部门进行需求分析，确定SOP文件编制计划。
2. 编制：各部门根据需求分析结果，结合实际工作情况，编制SOP文件初稿。
3. 审核：文件管理部对SOP文件初稿进行审核，确保文件内容符合公司规定和实际操作要求。
4. 发布：经审核通过的SOP文件，由文件管理部进行发布，并通知相关部门。
六、SOP文件的实施1. 培训：文件管理部负责组织SOP文件的培训，确保员工掌握文件内容。
2. 执行：员工按照SOP文件执行日常工作，并及时反馈文件执行中的问题和建议。
3. 监督：部门负责人负责对本部门SOP文件的执行情况进行监督，确保文件得到有效执行。
七、SOP文件的更新1. 修订：当公司业务流程、工作标准发生变化，或者SOP文件内容不符合实际操作要求时，应及时进行修订。
2. 修订流程：修订流程与编制流程相同，修订后的SOP文件经审核、发布后，通知相关部门。
八、SOP文件的维护1. 存档：文件管理部负责SOP文件的存档，确保文件安全。
2. 备份：文件管理部定期对SOP文件进行备份，防止文件丢失。
3. 查阅：员工可通过文件管理部查阅SOP文件。
第9章 SOPC系统构架
9.4 JTAG调试模块
Nios II结构中包含JTAG调试模块，提供片上仿真部件，便于PC主 机对处理器进行远程控制。PC机上的软件调试工具可以通过与 JTAG调试模块通信，提供调试和诊断功能。例如， 把程序下载到存储器中。 启动和停止程序的执行。 设置断点和观察点。 分析寄存器和存储器。 采集实时的执行跟踪数据。
clock reset cpu_resetrequest cpu_resettaken 软件调试 JTAG接口
NiosII 处理器核
地址发生器
&
紧耦合 指令存储器 通用寄存器 r0..r31 指令 紧耦合 指令存储器
程序控制器 JTAG调试模块 异常控制器 中断源[0..31]
中断控制器
Cache 控制寄存器
指令总线
数据总线
用户IO信号
用户定制指令 逻辑
算术逻辑单元 （ALU）
数据 Cache
紧耦合 数据存储器
紧耦合 数据存储器
9.1.1 Nios II的内部寄存器
Nios II处理器包含32个通用寄存器、6个控制寄存器。该结构支持 管理模式和用户模式，防止控制寄存器受到出错程序的破坏。
9.1.1 Nios II的内部寄存器
产生异常时，处理器自动执行的处理流程，如图9.6所示。异常处 理程序必须确定异常产生原因，然后转到相应的异常处理子程序。 下面显示了一个确定异常产生的流程，如图9.7所示。
清除 status 寄存器的 U 位 为0，强制处理器进入 超级用户状态
清除status寄存器的PIE 位为0，禁止所有的硬 件中断；
9.5 Avalon总线
为了轻松、方便地连接处理器和片内/片外的外设，Altera开发了 Avalon总线。这是构成SOPC的重要技术。在SOPC Builder添加外 设时，Avalon总线会自动生成，还会随着外设的增加和删减而自 动调整。对于普通用户，可以不必关心Avalon总线的细节，但对 于开发外设的用户来说，需要了解Avalon互联规范，以便使自己 以太网PHY芯片 设计的外设符合要求。
电子与通讯工程(085208)全日制工程硕士研究生培养方案.doc
电子与通讯工程（085208）全日制工程硕士研究生培养方案一、学科简介电路与系统是信息与通信工程和电子科学技术两个学科之间的桥梁，又是信号与信息处理、通信、控制、计算机及电子电力等多方面研究和开发的理论基础，以现代电路与系统理论、现代电子技术以及相关的信息技术理论为研究体系，涉及现代电路理论、信号与图像处理、现代电子技术（EDA、DSP、SOPC）、现代电子测量等学科的基础理论与技术。
研究方向包括：非线性电路理论与系统实现、电路与系统的分析和设计、智能信息处理与数据挖掘、图像处理与分析、电路与系统的系统集成（SOC）等。
二、培养目标为我国电路与系统领域培养具有坚实的基础理论，具有电子线路和计算机方面的基础知识和技能，并具有电路与系统方面的系统的专门知识，了解本专业的研究发展动向，具有一定从事教学和科研能力，具有科学技术创新能力和团队精神，德、智、体全面发展的高质量人才，并有志于推动我国电路与系统专业的研究和工程应用的发展。
能较熟练地掌握一门外国语，并具有一定的外语写作能力和进行国际学术交流能力。
具有健康的体格。
三、学制及学习年限全日制工程硕士专业学位研究生，2012级学制2年，2013级起学制2.5年，学习年限一般为2～3年。
四、课程体系及学分要求（课程设置见附表）最低学分要求为32学分，其中课程不低于26分，开题报告1分，参加学术活动1分，专业实践4分。
五、学术活动和专业实践1、学术活动学术活动为全日制硕士研究生的必修环节，记1学分，成绩按通过/不通过登记。
营造浓厚的学术氛围是提高研究生创新能力的重要措施之一，鼓励研究生参加国内外本学科高水平学术会议。
硕士研究生必须参加6次以上学术活动。
每次参加学术活动应有书面记录，做学术报告应有书面材料，并交导师签字认可。
在申请学位前，经导师签字的书面记录交学院备案，并记相应学分。
2、专业实践专业实践为全日制工程硕士研究生的必修环节，记4学分，成绩按通过/不通过登记。
sop仓库管理操作流程
SOP仓库管理操作流程简介仓库管理操作流程（SOP，Standard Operating Procedure）是指在仓库日常运营过程中，对物品的收发、储存、盘点和调拨等操作进行规范化和标准化管理的一套流程。
通过制定和执行SOP，可以提高仓库的运作效率和准确性，降低错误率和损失，确保物品的合理存放和追踪，并提供相关数据支持，以便更好地服务于供应链和客户需求。
本文将介绍一套常用的SOP仓库管理操作流程，以便帮助仓库管理人员更好地处理日常工作。
1. 接收物品1.1 物品验收•仓库人员应在收到物品时进行验收，核对物品的种类、数量和质量是否与货物清单一致。
•对于有损坏或缺失的物品，应及时记录并与供应商、客户协商处理。
•验收合格的物品应及时进行入库处理。
1.2 入库处理•仓库人员应确认验收合格的物品是否符合存放标准，并进行分类整理。
•为物品贴上标签或贴纸，标明物品名称、规格型号、收货日期等必要信息。
•将物品按照一定规则摆放在指定货架、货位上，并记录其具体位置和存放数量。
2. 出库管理2.1 出库申请•客户或其他相关部门提出出库申请时，仓库人员应核实申请内容、确认物品出库的合理性和准确性。
•确认申请无误后，及时启动出库流程。
2.2 出库操作•根据出库申请，仓库人员应按照物品的位置、数量等信息，准确取出物品。
•对于有保存期限或特殊要求的物品，应特别注意其有效期和质量。
•出库完成后，及时更新仓库系统中的库存信息。
3. 盘点管理3.1 定期盘点•根据计划，定期对仓库的物品进行盘点，以确保库存数量和质量的准确性。
•由专人组成盘点小组，按照规定流程，对每个货位、每种物品进行逐一核对记录。
3.2 盘点差异处理•在盘点过程中，如发现物品数量、质量与系统记录不符，应及时记录差异并进行调查。
•找出差异的原因，分析并采取相应措施，以避免类似问题的再次发生。
•如果差异无法得到解决，应及时向上级汇报。
4. 调拨管理4.1 调拨申请•相关部门提出调拨申请时，仓库人员应仔细核实申请内容、确认物品调拨的必要性。
SOPC整理
SOPC整理SOPC复习考试题型：填空：30*1判断：10*2名词解释：5*4问答题：10*3第⼀章：概述1.什么是嵌⼊式系统？嵌⼊式系统是指嵌⼊到对象体系中的专⽤计算机系统，包括硬件和软件两⼤部分。
硬件包括处理器、存储器、输⼊输出接⼝和外部设备等，软件包括系统软件和应⽤软件。
2.实现嵌⼊式系统⽬前有⼏种途径？构成SOPC的三种⽅案：1.基于FPGA嵌⼊IP硬核的SOPC系统2.基于FPGA嵌⼊IP软核的SOPC系统3.基于HardCopy技术的SOPC系统3.描述SOPC技术对现代数字系统设计提供什么技术和途径？与上学期学的PLD有什么联系和区别？SOPC将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到⼀个可编程器件上，构成⼀个可编程的⽚上系统。
技术：基于PLD可重构SOC的设计技术。
联系与区别：SOPC是PLD与SOC技术融合的结果。
PLD不是嵌⼊式，没有CPU，只能作为硬件系统。
4.SOPC⽤到的硬件描述语⾔有哪些？AHDL、VHDL、Verilog HDL描述语⾔5.⽀持SOPC有哪⼏种芯⽚（FPGA）？Altera⽀持SOPC的FPGA：Cyclone 系列、Cyclone II 系列、Stratix 系列、Stratix II 系列6.名词解释。
IC:是半导体元件产品的统称,包括:集成电路、三极管、特殊电⼦元件。
ASIC：专⽤IC。
是指为特定的⽤户、某种专门或特别的⽤途⽽设计的芯⽚组SOC:⽚上系统。
随IC设计与⼯艺的提⾼，使原先由许多IC组成的电⼦系统可集成到⼀个芯⽚上，构成SOC。
SOPC:（System On Programmable Chip）可编程的⽚上系统。
是Altera公司提出来的⼀种灵活、⾼效的SOC解决⽅案。
EDA：电⼦设计⾃动化。
IP：（intellectual Property）是知识产权的简称。
基于SOPC的设计在很⼤程度上依赖于集成电路IP。
EDA期末知识整理
一关系混淆类概念1简述VHDL语言实体声明中：IN，OUT，BUFFER和INOUT 等端口模式各自的特点。
端口模式特点为：IN：输入型，只读模式。
OUT：输出型，只写。
BUFFER：缓冲型，带有读功能的输出模式，即输出并向内部反馈，与 out 相似，但可读。
INOUT：输入输出型，可读可写，可以通过该端口读入或写出信息。
2简述VHDL中信号、变量的功能特点及使用方法，区别。
答：信号：代表电路中的某一条硬件连接线，包括输入、输出端口，信号赋值存在延迟。
全局量，使用场所：architecture、package、entitiy。
变量：代表电路中暂存某些值的载体。
变量赋值不存在延迟。
局部量，使用场所：process、function、procedure。
信号变量赋值符号<= :=功能电路的内部连接内部数据交换作用范围全局，进程和进程之间的通信进程的内部行为延迟一定时间后才赋值立即赋值3 VHDL的基本结构及每部分的基本功能？答：VHDL的基本结构有：库（Library）、程序包（Package）、实体（Entity）、结构体（Architecture）和配置（Configuration）几部分组成。
每部分的基本功能为：库（Library）：用来存储预先完成的程序包和数据集合体的仓库。
以供设计者对一些统一的语言标准或数据格式进行调用。
程序包（Package）：将已定义的常数、数据类型、元件语句、子程序说明等收集起来构成一个集合。
实体（Entity）：定义系统的输入输出端口结构体（Architecture）：定义系统的内部结构和功能。
配置（Configuration）：从某个实体的多种结构体描述方式中选择特定的一个作为实体的实现方式。
4试比较case语句和with-select语句的区别case 语句 with_select 语句不同点：顺序执行语句并行执行语句只能在process 中或子程序中不能在process或子程序中二名词解释和基本概念：ASIC专用集成电路，FPGA现场可编程门阵列CPLD复杂的可编程逻辑器件，IP知识产权核或知识产权模块JTAG联合测试行动小组HDL硬件描述语言VHDL超高速集成电路硬件描述语言SOPC：可编程片上系统PCB：(Process Control Block)进程控制块RTL：寄存器传输级FSM：有限状态机LPM：可设置模块库IEEE电子电气工程师协会LPM参数可定制宏模块库UART串口（通用异步收发器）ISP在系统编程LAB逻辑阵列块可编程器件分为 FPGA 和 CPLDFPGA结构一般分为三部分：可编程逻辑块（CLB）、可编程I/O模块和可编程内部连线。
整理(部门SOP)
目录第一章岗位职责．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．5 第二章管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．23一、餐饮部规章制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．23二、员工绩效考核管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．30三、餐饮部考勤管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．32四、餐饮部培训管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．32（一）日常培训管理制度（二）新员工入职培训管理制度五、餐饮部部门会议制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．35六、餐饮部交接班管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．38七、餐饮部各班组日常工作管理制度．．．．．．．．．．．．．．．．．．．．．．40（一）楼面班组日常工作管理制度（二）传菜班组日常工作管理制度（三）烧烤吧班组日常工作管理制度（四）酒吧班组日常工作管理制度八、餐饮部综合检查管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．45九、餐饮部节能降耗管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．52十、餐饮部物品领用及申购管理制度．．．．．．．．．．．．．．．．．．．．．．55十一、餐饮部仓库管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．56十二、餐饮部物品调拨及外借管理制度．．．．．．．．．．．．．．．．．．．．57 十三、餐饮部设施设备维保管理制度．．．．．．．．．．．．．．．．．．．．．．58 十四、餐饮部布草管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．61十五、餐饮部家私管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．62十六、餐饮部玻璃器皿管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．63十七、餐饮部餐具管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．64十八、餐饮部物资、物品报损管理制度．．．．．．．．．．．．．．．．．．．．．66十九、主管餐用餐管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．67二十、餐饮部领班、主管操作权限及折扣权限管理制度．．．．．．．69二十一、会议室使用管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．．71二十二、餐饮部办公室管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．73二十三、餐饮部钥匙管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．．．74二十四、餐饮部宣传栏管理制度．．．．．．．．．．．．．．．．．．．．．．．．．．75 第三章楼面服务标准．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．76 一、营业前准备工作．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．76 （一）岗前准备工作（二）班前会工作标准内容（三）营业时的工作标准二、预订操作流程及标准．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．78 （一）接受电话预订操作程序与标准（二）接受客人当面预订操作程序与标准（三）更改、取消预订操作程序与标准三、中餐摆台操作标准．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．80 （一）中餐散点摆台的工作程序与标准（二）中餐宴会摆台的工作程序与标准（三）中餐散点摆台检查的工作程序与标准（四）围餐开始前的检查工作程序与标准四、服务操作标准．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．84 （一）中餐散客服务的工作程序与标准（二）围餐服务的工作程序与标准（三）问候客人的工作程序与标准（四）引领客人入位的工作程序与标准（五）菜单展示的工作程序与标准（六）落巾（铺口布）的工作程序与标准（七）茶水服务的工作程序与标准（八）香巾准备、香巾服务的工作程序与标准（九）饮料单确定的工作程序与标准（十）菜单确定的工作程序与标准（十一）宴会分餐服务的工作程序与标准（十二）香烟服务及为客人点烟的工作程序与标准（十三）服务员为客人更换餐具的工作程序与标准（十四）烟灰缸更换的工作程序与标准（十五）对老年和残疾客人服务的工作程序与标准（十六）为儿童服务的工作程序与标准（十七）征询客人意见的工作程序与标准（十八）结帐服务的工作程序与标准（十九）送客人离开餐厅的工作程序与标准五、酒水服务流程．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．93 （一）酒牌展示及葡萄酒推销的工作程序与标准（二）白葡萄酒服务的工作程序与标准（三）红葡萄酒服务的工作程序与标准（四）白酒服务的工作程序与标准（五）啤酒服务的工作程序与标准（六）花雕酒的工作程序与标准（七）香槟酒的工作程序与标准（八）饮料服务的工作程序与标准（九）咖啡制作、服务的工作程序与标准（十）咖啡用具准备的工作程序与标准六、传菜服务标准．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．99 （一）传菜工作程序与标准（二）食品质量保证的程序与标准（三）传菜员送食品进餐厅的工作程序与标准七、酒吧服务标准．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．101 （一）吧员服务标准（二）酒吧出品标准（三）吧员每日工作流程八、烧烤吧服务流程．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．103 （一）开市、收市工作标准（二）具体操作标准九、餐厅服务中的礼貌用语．．．．．．．．．．．．．．．．．．．．．．．．．．．105 （一）礼貌用语及注意事项（二）处理客人投诉的工作程序与标准十、操作流程图．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．．108 （一）楼面开市及收市流程图（二）接送客服务流程图（三）中餐摆台示意图第一节：岗位责职第一节：岗位责职第一节：岗位责职第一节：岗位责职第一节：岗位责职第一节：岗位责职第一节：岗位责职第一节：岗位责职第一节：岗位责职第二节：餐饮部管理制度与规范一、目的为了确保餐饮部的员工能清楚部门的工作要求以及各项制度，并能较好的维护公司形象，了解部门工作的注意事项，特制定以下规章制度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
SOPC复习考试题型：填空：30*1判断：10*2名词解释：5*4问答题：10*3第一章：概述1.什么是嵌入式系统？嵌入式系统是指嵌入到对象体系中的专用计算机系统，包括硬件和软件两大部分。
硬件包括处理器、存储器、输入输出接口和外部设备等，软件包括系统软件和应用软件。
2.实现嵌入式系统目前有几种途径？构成SOPC的三种方案：1.基于FPGA嵌入IP硬核的SOPC系统2.基于FPGA嵌入IP软核的SOPC系统3.基于HardCopy技术的SOPC系统3.描述SOPC技术对现代数字系统设计提供什么技术和途径？与上学期学的PLD有什么联系和区别？SOPC将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到一个可编程器件上，构成一个可编程的片上系统。
技术：基于PLD可重构SOC的设计技术。
联系与区别：SOPC是PLD与SOC技术融合的结果。
PLD不是嵌入式，没有CPU，只能作为硬件系统。
4.SOPC用到的硬件描述语言有哪些？AHDL、VHDL、Verilog HDL描述语言5.支持SOPC有哪几种芯片（FPGA）？Altera支持SOPC的FPGA：Cyclone 系列、Cyclone II 系列、Stratix 系列、Stratix II 系列6.名词解释。
IC:是半导体元件产品的统称,包括:集成电路、三极管、特殊电子元件。
ASIC：专用IC。
是指为特定的用户、某种专门或特别的用途而设计的芯片组SOC:片上系统。
随IC设计与工艺的提高，使原先由许多IC组成的电子系统可集成到一个芯片上，构成SOC。
SOPC:（System On Programmable Chip）可编程的片上系统。
是Altera公司提出来的一种灵活、高效的SOC解决方案。
EDA：电子设计自动化。
IP：（intellectual Property）是知识产权的简称。
基于SOPC的设计在很大程度上依赖于集成电路IP。
1、软核（Soft IP Core）完成行为描述。
2、固核（Firm IP Core）完成结构描述。
3、硬核（Hard IP Core）完成物理描述并通过工艺验证。
通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UARTHAL,Hardware Abstraction Layer,硬件抽象层JTAG是英文“Joint Test Action Group（联合测试行为组织）,EPCS(Erasable programmable configurable serial)是串行存储器6.开发过程中用到的应用平台Quartus II:是Altera公司的第四代可编程逻辑器件集成开发环境，提供从设计输入到器件编程的全部功能。
SOPC Builder:是功能强大的基于图形界面的片上系统定义和定制工具。
SOPC Builder库中包括处理器和大量的IP核及外设。
Nios II:是Nios II系列嵌入式处理器的基本软件开发工具。
所有软件开发任务都可以Nios II IDE下完成，包括编辑、编译和调试程序。
７. 构成SOPC的三种方案（1）基于FPGA嵌入IP硬核的SOPC系统（2）基于FPGA嵌入IP软核的SOPC系统（3）基于HardCopy技术的SOPC系统第二章、SOPC开发流程及开发平台简介1. 利用现有IP实现SOPC的整个过程。
2.简述SOPC开发的各个步骤和功能。
基于Quartus II、SOPC Builder的硬件设计、基于NiosII IDE的软件设计。
SOPC Builder：它是Nios II软核处理器的开发包，用于实现Nios II系统配置、生成以及与Nios II系统相关的监控和软件调试平台的生成；QuartusII：用于完成Nios II系统的分析综合、硬件优化、适配、配置文件编程下载以及硬件系统测试等；Nios II IDE：用于完成基于Nios II系统的软件开发和调试，并可借助其自带的Flash编程器完成对Flash以及EPCS的编程操作。
３.建立QuartusII工程，建立顶层图*.bdf硬件系统的配置文件*.sof和*.pof对用户程序进行编译，生成可执行文件*.elf将配置文件.sof下载到FPGA，将可执行文件.elf下载到RAM，利用IDE编译后将.elf编程到Flash中第三章、Nios II 体系结构Nios II是一种软核(Soft-Core)处理器。
1.Nios II 处理器系列包括三种内核: Nios II/f (快速),性能最高，但占用的逻辑资源最多。
Nios II/e (经济),占用的逻辑资源最少，但性能最低。
Nios II/s (标准),平衡的性能和尺寸。
NiosII/s内核比第一代的Nios CPU更快，占用的资源更少。
２.Nios II的寄存器文件包括32个通用寄存器和6个控制寄存器，32位指令集，32位数据宽度，32个外部中断源，2GB寻址空间３. Nios II的控制寄存器的读/写访问只能在超级用户态(Supervisor Model)由专用的控制寄存器读/写指令(rdctl和wrctl)实现。
４. N Nios II处理器有3种运行模式：用户模式(User Mode)；不能访问控制寄存器和一些通用寄存器超级用户模式(Supervisor Mode) ；除了不能访问与调试有关的寄存器，通常程序代码在这里调试模式(Debug Mode)最大访问权限，无限制访问所有功能模块6.Nios II的异常处理：Nios II异常包括硬件中断和软件异常。
软件异常包括：软件陷阱异常、未定义指令异常、其它异常。
7.中断控制器：Nios II体系结构支持32个外部硬件中断，即irq0~irq31。
每个中断对应一个独立的中断通道。
8.中断源有几个？中断源与一般中断有什么不同？32个外部中断源，9.CPU有没有相关指令定义优先级？没有，有固有优先级（irq0~irq31）。
10.存储器、I/O口有几种？三种：高速缓存(Cache)、紧耦合存储器(TCM)、SDRAM。
11.I/O口与地址映射关系？12.寻址方式：寄存器寻址:所有的操作数都是寄存器，结果保存在寄存器中移位寻址:寄存器和带符号的16位立即数相加的结果作为地址立即数寻址:操作数是指令中的常量寄存器间接寻址:使用了移位寻址，只是移位值是常量0绝对寻址:范围有限制的绝对寻址使用带有寄存器r0（它的值始终是0x00）的移位寻址来实现。
13.Nios II异常处理，与单片机是否有区别，异常事件有几种？第四章、Nios II 外围设备1.Nios II外围设备相关作用、功能？并行输入/输出内核(PIO内核)提供Avalon从控制器端口和通用I/O口间的存储器映射接口。
PIO内核提供简单的I/O访问用户逻辑或外部设备，例如：控制LED、读取开关量、控制显示设备、配置并且与片外设备通信。
PIO内核简介：每个Avalon接口的PIO内核可提供32个I/O端口且端口数可设置，用户可以添加一个或多个PIO内核。
CPU通过I/O寄存器控制I/O端口的行为。
I/O口可以配置为输入、输出和三态，还可以用来检测电平事件和边沿事件。
SDRAM控制器内核概述SDRAM控制器内核提供一个连接片外SDRAM芯片的Avalon接口，并可以同时连接多个SDRAM芯片。
SDRAM控制器内核具有不同数据宽度(8、16、32或64位)、不同内存容量和多片选择等设置。
SDRAM控制器不支持禁能的时钟模式。
SDRAM控制器使cke引脚永久地有效。
PPL(片内锁相环)：通常用于调整SDRAM控制器内核与SDRAM芯片之间的相位差。
Avalon三态桥：SDRAM控制器可与现有三态桥共用引脚，这用能减少I/O引脚使用，但将降低性能。
fMAX(最高时钟频率)：目标FPGA的系列和整个硬件设计都会影响硬件设计可实现的最高时钟频率。
CFI控制器内核综述对于Nios II处理器，Altera为CFI控制器提供硬件抽象层(HAL)驱动程序。
驱动程序提供了遵循CFI接口规范的Flash存储器的通用访问函数。
因此，用户不需要写任何代码就可以访问遵循CFI接口规范的Flash器件。
EPCS控制器内核综述Altera EPCS 串行配置器件(EPCS1和EPCS4)，它可用于存储程序代码、非易失性程序数据和FPGA配置数据。
带Avalon接口的EPCS设备控制器内核（“EPCS控制器”）允许NiosII系统访问Altera EPCS 串行配置器件。
Altera提供集成到NiosII硬件抽象层(HAL)系统库的驱动程序，允许用户使用HAL应用程序接口(API)来读取和编写EPCS器件。
定时器内核综述定时器是挂载在Avanlon总线上的32位定时器，特性如下：两种计数模式：单次减1和连续减1计数模式定时器到达0时产生中断请求(IRQ)；可选择设定为看门狗定时器，计算到达0时复位系统；可选择输出周期性脉冲，在定时器计算到达0时输出脉冲；可由软件启动、停止或复位定时器；可由软件使能或屏蔽定时器中断。
2.UART是什么，作用，接口，波特率？UART内核（通用异步接收器/发送器），提供一个简单的Avalon从控制器接口，该接口允许Avalon主控制器（例如NiosII处理器）通过读写寄存器与UART内核进行通讯。
执行RS-232协议时序，并提供可调整的波特率。
用户可配置奇偶校验位、停止位和数据位，以及可选的RTS/CTS流控制信号。
第五章FPGA配置和Flash编程1.FPGA配置方式：FPGA主动串行(AS)方式、JTAG方式、FPGA被动(Passive)方式2.FPGA配置过程：复位、配置和初始化。
altera FPGA配置全过程FPGA上电以后首先进入配置模式（configuration），在最后一个配置数据载入到FPGA 以后，进入初始化模式（initialization），在初始化完成后进入用户模式（user-mode）。
在配置模式和初始化模式下，FPGA的用户I/O处于高阻态（或内部弱上拉状态），当进入用户模式下，用户I/O就按照用户设计的功能工作。
3.主动配置、被动配置JTAG方式配置及其区别。
主动配置方式（AS）：由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列（如EPCS1,EPCS4）配置器件专供AS模式，目前只支持Cyclone系列。
使用Altera串行配置器件来完成。
Cyclone器件处于主动地位，配置器件（EPCS）处于从属地位。
被动配置方式（PS）：则由外部计算机或控制器控制配置过程。
JTAG模式：直接烧到FPGA里面的，对FPGA进行配置。