1基于SOPC的电子钟设计
SOPCEDA综合课程设计报告---综合计时系统
SOPC/EDA综合课程设计报告设计题目：综合计时系统设计者：学号：班级：指导老师：完成时间：目录1设计总说明 (3)1.1系统设计要求 (3)2综合计时系统设计与分析 (4)2.1 综合计时模块： (4)2.1.1单时钟电路构想 (4)2.1.2显示控制电路的设计 (7)2.1.3调整控制电路TZKZQ的设计 (10)2.2 系统单元仿真与分析 (11)2.2.1综合计时电路的仿真 (11)2.2.2调整控制电路的仿真 (12)2.2.3显示控制电路的仿真 (13)3外围电路设计 (14)3.1 直流稳压电源设计电路图 (14)3.2 显示电路的设计 (15)4收获与体会 (16)4.1 改进方法 (16)4.2 体会 (16)5设计参考资料 (18)6附录————程序段 (19)6.1 CONT60计时电路的VHDL源程序 (19)6.2 CONT30计时电路的VHDL源程序 (19)6.3 显示控制电路XSKZQ的VHDL源程序 (21)6.4 调整控制电路TZKZQ的VHDL源程序 (26)1设计总说明计时系统对现代人们生活学习工作等各方面有着巨大的作用，从以前的时钟、手表到至今，计时系统已经发展成为普遍性，综合性，简便性。
如何用更简单、可靠的原理，更轻便、廉价的设备，更精确、综合的计时，来设计电子计时器，是此设计的研究目的。
随着现代电子产品正以前所未有的高速度，向着功能多样化、体积最小化、功耗最低化迅速发展，如何提高产品性能，缩小产品体积，降低产品功耗，是对现代电子产品的基本要求，而EDA ，即电子设计自动化技术，正是为了适应现代电子产品的设计要求，伴随着计算机、集成电路、电子系统设计的发展，吸收数据库、图形学、图论与拓扑逻辑、计算数学、优化理论等多学科最新成果而逐步形成的一门新技术。
它以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑期间的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计的电子系统到硬件系统的逻辑编译、逻辑简化、逻辑映射、编程下载等工作等。
基于单片机的电子时钟设计论文ppt课件
2.按键模块
在该模块中，采用四个按键作为对电 子时钟的控制输入，经过按键来实现时 钟的时间设置、定时功能。电路中将四 个按键的一端接地，而单片机的P2口默 以为高电平，一旦按键被按下，那么该 按键对应的管脚被拉低，经过软件扫描 按键即可知道用户所要实现的功能，调 用相应的按键子程序来完成该操作。 本设计中，四个按键K1、K2、K3、K4分 别与AT89C51单片机的引脚P1.0、P1.1、 P1.2、P1.3衔接。当按下K1时，开场进展 “时〞的校正，再次按下K1时，那么切换 到“分〞的校正，第三次按下那么切换到 “秒〞的校正，第四次按下那么前往到正 常时间显示。当按下K2时，切换到闹钟 方式，延续按下K2键时依次进展定时。 K3和K4键那么是实现加一和减一功能。
五.仿真结果
PPT终了 谢谢观看
6.时间显示模块
数码管显示方式有两种：
1. 共阴极接法。把发光二极管的阴极连在一同构成阴极公共引脚， 如以下图a所示。运用时阴极公共引脚接地，这样阴极引脚上 加高电平的发光二极管就导通点亮，而加低电平的那么不点亮。
共阳极接法。把发光二极管的阳极连在一同构成阳极公共引脚，如 以下图b所示。运用时阳极公共引脚接+5V。这样阴极引脚上加 低电平的发光二极管即可导通点亮，而加高电平的那么不点亮。
二.电子时钟总体设计
振荡电路 复位电路 蜂鸣器
AT89C51
时间显示 按键电路
本设计电路的硬件部分共由五部分组 成，分别为按键模块、复位电路模块、振 荡电路模块、发声模块、时间显示模块。 振荡电路模块担任给单片机提供时钟周期。 复位电路模块担任上电后自动复位，或按 键后强迫复位。上电后，由单片机内部定 时器计时，同时经过动态显示函数自动将 时分秒显示到数码管上。与此同时，按键 扫描函数不断扫描按键引脚形状，一旦扫 描按键被按下，即进入相应的功能函数。 假设检测到定时时间到，那么驱动蜂鸣器 发声提示。
黄明哲 基于SoPC的万年历设计
题目：
基于 SoPC 万年历设计
学院:
信息与电子工程学院
专业:
电科 111
学号:
1105B208
姓名:
黄明哲
指导老师: 张守祥
时间： 2014.6.19--2014.6.21
山东工商学院
课程设计报告
一、摘要
设计从系统硬件出发,由 CPU、总线、RAM、外接设备等构成 SOPC Builder 的硬件系统，通过 Nios II DE2 开发的嵌入式软件编写并嵌入 SOPC Builder 的硬 件中实现万年历的整体开发。通过应用 SoPC Builder 开发工具，设计者可以摆脱 传统的、易于出错的软硬件设计细节，从而达到加快项目开发、缩短开发周期、 节约开发成本的目的并具有高集成度、设计灵活和可移植性较好。 关键词：万年历 SOPC SOPC Builder Nios II DE2
另外用输入按钮 BUTTON[3]来控制日期和时间的修改，当处于日期修改方 式时，每次按动一次 BUTTON[3]，依次更换“年”、“月”和“日”的修改。当处于时 间修改方式时，每次按动一次 BUTTON[3]，依次更换“时”、“分”和“秒”的修改。 修改对象被选中后，按动 BUTTON[2]输入按钮可以增加显示的数字；按动 BUTTON[1]输入按钮可以减少显示的数字。
#include <stdio.h>
#include "altera_avalon_pio_regs.h"
#include "alt_types.h"
#include "system.h"
#ifndef _LCD_H_
电子钟课程设计--基于单片机的电子钟设计
电子钟课程设计--基于单片机的电子钟设计烟台南山学院单片机课程设计题目基于单片机的电子钟设计姓名：吴志涛所在学院：计算机与电气自动化学院所学专业：自动化班级：自动化2班学号： 201002160229指导教师：杨国庆完成时间： 2013.9.20目录一、设计任务与要求 (2)1．设计的目的 (2)2．设计的指标 (2)3．设计的要求 (2)二、总体方案设计 (2)1．设计的思路 (2)2.电路的结构特征 (3)3.数据输入输出(I/O) (4)三、单元电路分析与设计 (4)1.显示部分数码管（LED） (4)2.键盘部分 (5)四、总原理图及元器件清单 (5)1.总程序图 (5)2.时间产生流程图 (6)3.按键控制流程图 (7)4.电子钟软件系统程序 (7)5.元器件清单 (10)五、软件仿真 (11)六、结论与心得 (11)七、参考文献 (12)一、设计任务与要求1．设计的目的设计一个带有年月日、时分秒及星期显示的电子钟。
电子钟的主要功能是给人们提供时间和日期信息，无论其形式如何，从外部都可分为显示和校准两部分。
为使电子日历协调工作，整个系统从功能上可分为实时时钟、显示和键盘三个模块，分别完成时间和日期的计算以及人机交互的管理等。
2．设计的指标电子钟是一套完整的时间显示系统，采用单片机等控制设计作为核心控制器，并能实时显示当前的日期，能够设置时间等操作。
3．设计的要求本电子钟能动态显示年、月、日、星期、小时、分钟、秒。
二、总体方案设计按照系统设计功能的要求，初步确定系统由主控模块、时控模块、及显示模块和键盘接口模块共4个模块组成。
主控芯片使用51系列STC89C52RC单片机，时钟芯片使用美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟DS1302。
采用DS1302作为计时芯片，可以做到计时准确。
更重要的是，DS1302可以在很小电流的后备电源（2.5～5.5V电源，再2.5V时耗电小于300nA），而且DS1302可以编程选择多种充电电流来为后备电源进行慢速充电，可以保证后备电源基本不耗电。
课程设计(论文)-基于单片机的简易电子时钟设计
基于单片机的简易电子时钟设计1 设计任务与要求1.1 设计背景数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。
尽管目前市场上已有现成的数字钟集成电路芯片出售，价格便宜、使用也方便，但鉴于单片机的定时器功能也可以完成数字钟电路的设计，因此进行数字钟的设计是必要的。
在这里我们将已学过的比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路，写程序、调试电路的能力。
单片机具有体积小、功能强可靠性高、价格低廉等一系列优点，不仅已成为工业测控领域普遍采用的智能化控制工具，而且已渗入到人们工作和和生活的各个角落，有力地推动了各行业的技术改造和产品的更新换代，应用前景广阔。
1.2 课程设计目的(1)巩固、加深和扩大单片机应用的知识面，提高综合及灵活运用所学知识解决工业控制的能力；(2)培养针对课题需要，选择和查阅有关手册、图表及文献资料的自学能力，提高组成系统、编程、调试的动手能力；(3)过对课题设计方案的分析、选择、比较、熟悉单片机用系统开发、研制的过程，软硬件设计的方法、内容及步骤。
1.3 设计要求1）．时制式为24小时制。
2）．采用LED数码管显示时、分，秒采用数字显示。
3）．具有方便的时间调校功能。
4）．计时稳定度高，可精确校正计时精度。
2 总体方案设计2.1 实现时钟计时的基本方法利用MCS-51系列单片机的可编程定时/计数器、中断系统来实现时钟计数。
(1) 计数初值计算:把定时器设为工作方式1，定时时间为50ms，则计数溢出20次即得时钟计时最小单位秒，而100次计数可用软件方法实现。
假设使用T/C0，方式1，50ms定时，fosc=12MHz。
则初值X满足（216-X）×1/12MHz×12μs =50000μsX=15536→0011110010110000→3CB0H(2) 采用中断方式进行溢出次数累计,计满20次为秒计时（1秒）；(3) 从秒到分和从分到时的计时是通过累加和数值比较实现。
基于SOPC技术实现数字闹钟
《SOPC 设计基础与实践》课程论文
实验板上的按键控制。 二、 数字闹钟的硬件部分设计 (一) 数字闹钟的 SOPC 系统 数字闹钟的 SOPC 系统大致分为三大部分： 1. FPGA 部分：Nios Ⅱ CPU 核 、JTAG_UART 通信模块、内部定时器、PIO 外 围接口模块 、LCD 液晶显示器接口模块。 2. 存储器部分：SRAM、Onchip-memory 3. 外围元件部分：控制键、LCD 液晶显示器。 确定好所要设计的 SOPC 系统的大致部分后， 利用 Quartus II 和 SOPC builder 来建立自己需要的软核。得到如下图所示的 Nios CPU 局部结构图及局部原理图。
《SOPC 设计基础与实践》课程论文
2. 建立数字闹钟音乐播放模块。 运用 Verilog HDL 语言编写音乐播放模块， 其包括两个文件， 一个为顶层接口 模块，另一个为工作模块，程序如下：
//顶层文件的 Verilog HDL 逻辑描述如下： `timescale 1ns/1ns module song_top( clk, //系统时钟 50MHz rst_n, //reset 低电平有效 sp //嗡鸣器输出 ); input clk; input rst_n; output sp; reg [23:0] clk_cnt1; // 分频计数器 always @ (posedge clk) // 在时钟上升沿触发 if (!rst_n ) clk_cnt1 <= 24'd0; //Reset 的时候将计数器清零 else clk_cnt1 <= clk_cnt1 + 1'b1; wire clk_6mhz = clk_cnt1[2]; // 时钟 8 分频信号：实际值为 50M/8 wire clk_4hz = clk_cnt1[23]; //2 的 24 次幂分频： 实际值为 2.98Hz wire [3 :0] high,med,low; song song_inst( .clk_6mhz (clk_6mhz), .clk_4hz (clk_4hz), .sp ( sp ), .high ( high ), .med ( med ), .low ( low ) ); //而工作模块电路的 Verilog HDL 逻辑描述如下： //Spealer 用于激励扬声器的输出信号，本例为方波信号 //High ,med ,low 分别用于显示高音.中音和低音音符。 module song (clk_6mhz, clk_4hz ,sp,high ,med,low); input clk_6mhz,clk_4hz; output sp; output[3:0]high,med,low; reg[3:0]high,med,low; reg[13:0]divider,origin; reg[7:0]counter; reg sp;
课程设计基于SOPC技术实现数字闹钟
基于SOPC技术实现数字闹钟【摘要】在现代社会，数字闹钟方便了人们的生活和工作。
数码管显示的时间简单明了而且读数快、时间准确显示到秒。
该数字闹钟主要采用sopc技术，设计由系统对外部机械按键模块进行扫描获取部分指令，对外部时钟分频后进行小时24分频计时模块、分钟60分频计时模块、秒钟60分频计时模块，并进一步建立年月日计时判断模块。
采用LED数码管显示时、分、秒，以24小时计时方式，蜂鸣器则作为闹钟声音提示用。
该数字闹钟优点是小巧，价格低廉，走时精度高，整点报时和定时非常方便。
关键字：SOPC技术数码管显示整点提示闹钟一、课题简介SOPC技术是美国Altrea公司于2000年最早提出的，并同时推出了相应的开发软件Quartus II。
SOPC是基于FPGA解决方案的SOC，与ASIC的SOC解决方案相比，SOPC系统及其开发技术具有更多的特色，构成SOPC的方案有多种途径，我们主要用到的是：基于FPGA嵌入IP硬核的SOPC系统1．基于FPGA嵌入IP硬核的SOPC系统即在FPGA中预先植入嵌入式系统处理器。
目前最为常用的嵌入式系统大多采用了含有ARM的32位知识产权处理器核的器件。
尽管由这些器件构成的嵌入式系统有很强的功能，但为了使系统更为灵活完备，功能更为强大，对更多任务的完成具有更好的适应性，通常必须为此处理器配置许多接口器件才能构成一个完整的应用系统。
如除配置常规的SRAM、DRAM、Flash外，还必须配置网络通信接口、串行通信接口、USB接口、VGA接口、PS/2接口或其他专用接口等。
这样会增加整个系统的体积、功耗，而降低系统的可靠性。
但是如果将ARM或其他知识产权核，以硬核方式植入FPGA中，利用FPGA中的可编程逻辑资源和IP软核，直接利用FPGA中的逻辑宏单元来构成该嵌入式系统处理器的接口功能模块，就能很好地解决这些问题。
2．基于FPGA嵌入IP软核的SOPC系统这种SOPC系统是指在FPGA中植入软核处理器，如：NIOS II核等。
毕业设计(论文)-基于PROTEUS的多功能数字电子钟的设计
毕业设计(论文)-基于PROTEUS 的多功能数字电子钟的设计自动化专业综合设计报告设计题目：基于PROTEUS的多功能数字电子钟的设计所在实验室：指导教师：学生姓名班级学号撰写时间：成绩评定：一、设计目的利用单片机STC89C52,液晶显示器等实现时间的显示以及闹钟等功能的数字电子钟,数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能。
因此得到了广泛的使用。
数字钟是一种典型的数字电路，包括了组合逻辑电路和时序电路。
通过设计加深对学习了的单片机和PROTEUS的认识。
二、设计内容（1）用PROTEUS画出原理图，并完成下列任务：（2）用6只LED数码管输出显示时、分和秒。
（3）可通过按键设置闹钟功能，且停闹无须手工操作。
（4）可通过按键设置分校时。
（5）写出详细的设计报告。
（6）给出电路的原理图、源程序，仿真实现。
三、设计步骤1 系统主要功能电子钟的主要功能有：整点报时；四只LED数码管显示当前时分；并且具有闹钟功能。
2 系统的硬件构成及功能电脑钟的原理框图如图1所示。
它由以下几个部件组成：单片机89C2051、电源、时分显示部件。
时分显示采用动态扫描，以降低对单片机端口数的要求，同时也降低系统的功耗。
时分显示模块以及显示驱动都通过89C2051的I/O口控制。
电源部分：电源部分有二部分组成。
一部分是由220V的市电通过变压、整流稳压来得到+5V电压，维持系统的正常工作。
图1 电子钟系统原理框图2．1 AT89C2051单片机及其引脚说明AT89C2051单片机是51系列单片机的一个成员，是8051单片机的简化版。
内部自带2K字节可编程FLASH存储器的低电压、高性能COMS八位微处理器，与Intel MCS-51系列单片机的指令和输出管脚相兼容。
由于将多功能八位CPU和闪速存储器结合在单个芯片中，因此，AT89C2051构成的单片机系统是具有结构最简单、造价最低廉、效率最高的微控制系统，省去了外部的RAM、ROM和接口器件，减少了硬件开销，节省了成本，提高了系统的性价比。
基于SOPC嵌入式系统多功能数字钟
基于sopc嵌入式系统-多功能数字钟绪论近年来，随着半导体技术的飞速发展，现代高密度现场可编程逻辑器件FPGA(Field Programmable Gate Array)的设计性能及性价比已完全能够与ASIC(Application Specific Integrated Circuit)抗衡。
在这样的背景下，一种被称为SOPC(System on a Programmable Chin)的新技术出现了。
SOPC技术可以使设计人员充分利用FPCA的逻辑单元以及植入FPGA内部的存储模块和DSP模块，并使用FPGA制造厂商提供的软核处理器设计出可灵活裁剪、扩充、可升级的嵌入式处理系统。
在过去的几年中，几种RISE（Reduced Instruction Set Computing 精简指令集）软核处理器相继面世。
使用SOPC开发产品或进行产品的原型设计，可有效减低产品上市风险、降低开发成本、缩短产品上市周期。
由于可编程逻辑器件已经得到广泛的应用，并且PLD和FPGA的系统门数已经发展到百万级，为了简化设计，降低成本和缩短产品周期，可编程逻辑器件供应商以其芯片灵活性和功能完备性的技术优势，掀起了一场设计可编程片上系统的潮流SOPC技术，其实质就是将PLD中容入更多模块，特别是高端的微处理器和数字信号处理器。
钟表的数字化给人们生产生活带来了极大地方便，而且大大的扩展了钟表原先的报时功能。
诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动的自动启动等，所有这些，都是以钟表数字化为基础。
因为，研究数字钟及扩大其应用，有着非常现实意义。
本次数字钟设计主要采用SOPC技术，设计有系统对外部机械按键模块进行扫描获取部分指令，对外部时钟分频后进行小时24分频计时模块、分钟60分频计时模块、秒钟60分频计时模块，并进一步建立年月日计时判断模块。
采用LED数码显示时、分、秒，以24小时计时方式，蜂鸣器则作为闹钟声音提示用。
基于-Quartus多功能数字钟设计
基于Quartus的多功能数字钟设计该实验是利用QuartusII软件设计一个数字钟，进展试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种根本功能，并下载到SmartSOPC实验系统中进展调试和验证。
此外还添加了显示星期，闹钟设定,秒表和彩铃等附加功能，使得设计的数字钟的功能更加完善。
一、设计要求1.设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等根本功能。
2.具体要求如下：1)能进展正常的时、分、秒计时功能，最大计时显示23小时59分59秒。
2)分别由六个数码管显示时分秒的计时。
3)K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。
4)K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。
5)在数字钟正常工作时可以对数字钟进展快速校时和校分。
K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。
3.设计提高局部要求1)时钟具有整点报时功能，当时钟计到59’51〞时开场报时，在59’51〞,59’53〞, 59’55〞,59’57〞时报时频率为512Hz,59’59〞时报时频率为1KHz。
2)星期显示：星期显示功能是在数字钟界面显示星期，到计时到24小时时，星期上显示的数据进一位。
3)闹表设定：通过开关切换显示至闹钟界面，利用闹钟校时和校分开关对闹钟时间进展设定，且不影响数字钟计时。
当计时到闹钟设定时间蜂鸣器鸣叫，并响起彩铃。
4)秒表计时：通过开关切换显示至秒表界面，分秒局部是100进制的，即当值为99时向秒位进位。
4.仿真与验证用Quartus软件对设计电路进展功能仿真，并下载到实验板上对其功能进展验证。
二、工作原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几局部组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计任务书
课程名称：嵌入式系统课程设计
题目：基于SOPC的电子钟设计
专业班级：电科1001 2班
学生姓名：学号：
指导老师：李延平
审批：
任务书下达日期2013年11月4日
设计完成日期年月日
设计内容与设计要求
一．设计内容：
采用SOPC技术设计一个电子钟；
1、功能要求
1）配置NIOS II软核系统；
说明书格式
1、课程设计封面；
2、课程设计任务；
3、说明书目录；
4、设计总体方案；
5、系统基本原理分析；
6、软件设计；
7、系统调试；
8、课程设计总结
9、参考文献；
10、课程设计成绩评分表。
进度安排
第一周星期一上午安排任务、讲课。
星期一下午---星期二下午查资料、设计
星期三开始软件设计仿真
第二周星期三——星期四
1、调试验收
2、写课程设计报告书
星期五辩
地点：嵌入式微处理器及SOPC实验室
参考文献
1、《SOPC嵌入式系统基础教程》北京航空航天出版社出版
2、《SOPC技术与应用》机械工业出版社
3、《SOPC技术实用教程》清华大学出版社
4、《挑战SOC - -基于NIOSII的SOPC设计与实践》清华大学出版社
2）在基于Eclipse的NiosⅡ集成开发环境(IDE）上开发电子钟软件；
3）4个数码管显示分钟、时钟。
2、功能扩展
自拟
二．设计要求：
1．设计思路清晰，给出整体设计框图
2．NIOS II处理器选择配置合理；
3．仿真、调试、验证电路模块；
4．撰写设计报告。
主要设计条件
1.PC机电脑；
2.ED1 SOPC实验开发系统。
5、《NiosII嵌入式软核SOPC设计原理及应用》北京航空航天大学出版社
6、《FPGA与SOPC设计教程--DE2实践》西安电子科技大学出版社