北京邮电大学数字电路2016期末试卷答案
2016北邮工程数学期末试卷B卷答案
上，将函数
广义Fourier级数。
设：
而
按Legendre多项式展开为
，
，
解得： 所以：
八、（10 分）求解下列定解问题
得到： 而： 所以： 得：
所以：
1、试将复数
，
化为指数形式。
综上，指数形式为
2、 果是，求其导函数。
令
是否在z平面上解析？如
，则： ，
满足柯西-黎曼条件，所以是解析的。
3、将函数 级数。
在圆环
内展开为罗朗
4、求积分：
令
，则
，
。
，所以：
而 ，所以 所以：
三、（10分）求
在孤立奇点处的留数。
四、（10 分）利用分离变量法解下列定解问题：
北京邮电大学 2015——2016 学年第二学期
《工程数学》期末考试试题（B 卷）
可能用到的公式
，各递推公式中
一、 填空题（每空 4 分，共 20 分）
1、
0.
2、已知
，则可求出z的主值为
.
3、复数
，当
时，其幅角的主值
.
4、
=
.
5、Legendre方程
在自然条
件
的情况下，本征值为l.
二、 计算题（每题 5 分，共 20 分）
分离变量得：
， 可知只有
则 ，代入初始条件：
，所以：
代入原方程，解得 所以 由初始条件，则：
综上：
五、（10分）将方程 的标准形式。
，
化为Sturm-Liouville方程
则：
即： 六、（10分）在第一类齐次边界条件下，把定义在
按零阶Bessel函数展开成级数。
数电期末试卷及答案(共4套)
##大学信息院《数字电子技术根底》期终考试试题〔110分钟〕(第一套)一、填空题：〔每空1分，共15分〕1．逻辑函数Y AB C=+的两种标准形式分别为〔〕、〔〕。
2．将2004个“1〞异或起来得到的结果是〔〕。
3．半导体存储器的结构主要包含三个局部，分别是〔〕、〔〕、〔〕。
4．8位D/A转换器当输入数字量10000000为5v。
假设只有最低位为高电平，那么输出电压为〔〕v；当输入为10001000，那么输出电压为〔〕v。
5．就逐次逼近型和双积分型两种A/D转换器而言，〔〕的抗干扰能力强，〔〕的转换速度快。
6．由555定时器构成的三种电路中，〔〕和〔〕是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对〔〕进展编程设定其〔〕的工作模式来实现的，而且由于采用了〔〕的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：〔共15分〕1．将逻辑函数P=AB+AC写成“与或非〞表达式，并用“集电极开路与非门〞来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：〔10分〕1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数〞的四舍五入电路〔采用8421BCD码〕。
要求只设定一个输出，并画出用最少“与非门〞实现的逻辑电路图。
〔15分〕五、电路与CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0〞，试画出输出端B和C的波形。
〔8分〕BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
〔6分〕七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数字电路试题五套(含答案)
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16（56）10=（ ）8421BCD２、最基本的门电路是： 、 、 。
３、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM ,该RAM 有 ___存储单元，有 字，字长_____位，地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y= 。
9、如图所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、化简(每小题5分，共20分)1、公式法化简++++（１）Ｙ＝ABC ABC BC BC A=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABDY=∑+∑（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)rC Q A 、Q B 、Q C 、QD ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；C ：位输出端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
(完整版)《数字电路》期末模拟试题及答案
- 1 -一、填空题1. PN 结具有单向导电性。
正向偏置时，多子以扩散运动为主，形成正向电流；反向偏置时，少子漂移运动，形成反向饱电流。
2. 双极型晶体三极管输出特性曲线的三个工作区是放大区、截止区、饱和区。
3. 已知三态与非门输出表达式C AB F ⋅=，则该三态门当控制信号C 为高电平时，输出为高阻态。
4. 十进制数211转换成二进制数是(11010011)2；十六进制数是(D3)16。
5. 将若干片中规模集成电路计数器串联后，总的计数容量为每片计数容量的乘积。
6. 若用触发器组成某十一进制加法计数器，需要四个触发器，有五个无效状态。
7. 同步RS 触发器的特性方程为n 1n Q R S Q +=+；约束方程为RS=0 。
8. 下图所示电路中，Y 1 ＝B A Y 1=2Y 3 ＝AB Y 3=二、选择题1. 下列函数中，是最小项表达式形式的是＿＿＿＿c ＿＿＿＿＿。
A. Y=A+BCB. Y=ABC+ACDC. C B A C B A Y +⋅=D. BC A C B A Y +⋅=2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为＿＿d ＿＿＿。
A ． J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 3．数值[375]10与下列哪个数相等＿b ＿＿。
A ． [111011101]2 B. [567]8 C. [11101110]BCD D. [1F5]16 4．属于组合逻辑电路的是＿＿＿＿＿b ＿＿＿＿＿＿A ． 触发器 B. 全加器 C. 移位寄存器 D. 计数器 5．M 进制计数器状态转换的特点是：设定初态后，每来＿c ＿＿个计数脉冲CP ，计数器重新B2BV CC Y1- 2 -回到初态。
A ． M-1 B. M+1 C. M6．为了把杂乱的、宽度不一的矩形脉冲信号，整形成具有固定脉冲宽度的矩形波信号输出，我们应选用＿b ＿＿电路。
北京邮电大学电子电路期末试卷及答案
大学 20 ——————20 20 学年第学年第学年第 1 1 学期学期《电子电路基础》期末考试试题（B）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试题卷面上学生必须将答题内容做在试题卷面上学生必须将答题内容做在试题卷面上，，做在草稿纸上一律无效做在草稿纸上一律无效。
五、试卷的最后一页是草稿纸试卷的最后一页是草稿纸试卷的最后一页是草稿纸，，可以撕下可以撕下来使用来使用来使用，，交卷时不必上交交卷时不必上交。
考试课程考试时间年 月 日 题号 一 二 三 四 五 六 七 八 总分满分 1016 25 15 10 16 8得分 阅卷教师、单项选择填空题选择填空题（（本大题共10小题小题，，每小题1分，共10分（）（每题的四个选项中有一个是最佳选项每题的四个选项中有一个是最佳选项每题的四个选项中有一个是最佳选项，，请你先在本试卷上答题卷上答题，，然后将全部答案汇总到本题末尾的表格中然后将全部答案汇总到本题末尾的表格中））1、放大器的饱和失真属于 。
A ．非线性失真B ．交越失真C ．线性失真D ．相位失真 2、 无需外给偏压只采用自给偏置（自生偏压）方式就可工作的场效应管有 。
A ．N 沟道场效应管都行B ．N 沟道增强型MOS 管C ．P 沟道耗尽型MOS 管D ．P 沟道增强型MOS 管3、集成运放制造工艺使得同类半导体管的 。
A. 指标参数准确B. 参数不受温度影响 C ．参数稳定 D ．参数的相对值一致性好4、差分放大电路采用恒流源偏置的主要优点是 。
A ．提高差模电压放大倍数B . 提高共模电压放大倍数C . 提高单端输出时的共模抑制比D ．提高差模输入电阻 5、测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是在固定输入电压和相位的情况下 。
数字电路试题五套(含答案)
《数字电子技术》试卷一一、 填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16 （56）10=（ ）8421BCD２、最基本的门电路是： 、 、 。
３、有N 个变量组成的最小项有 个。
4、基本RS 触发器的特征方程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM,该RAM 有 ___存储单元，有 字，字长_____位，地址线 根。
6、用N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所示，Y= 。
9、如图所示逻辑电路的输出Y= 。
10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝ 。
11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相比，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路 有关。
二、 化简(每小题5分，共20分)1、公式法化简（１）Ｙ＝ABC ABC BC BC A ++++=+++（２）Y ABC A B C2、用卡诺图法化简下列逻辑函数=+++（１）Y BCD BC ACD ABDY=∑+∑（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d三、设下列各触发器初始状态为0，试画出在CP作用下触发器的输出波形(10分)四、用74LS161四位二进制计数器实现十进制计数器（15分）五、某汽车驾驶员培训班结业考试，有三名评判员，其中A 为主评判员，B 、C 为副评判员，评判时，按照少数服从多数原则，但若主评判员认为合格也可以通过。
试用74LS138和与非门实现此功能的逻辑电路。
(15分)P Q A Q B Q C Q D C T 74LS161 LD CPQ A 、Q B 、Q C 、Q D ：数据输出端； A 、B 、C 、D ：数据输入端； P 、T ：计数选通端；r C ：异步复位端；CP ：时钟控制输入端；D L ：同步并置数控制端；六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电子技术》试卷一参考答案一、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。
北京邮电大学2009年电路分析基础期末试题及答案
图 1-4 【 】 D: 2- j 2
】
B: j 2
C：2+ j 2
5. 图 1-5 电路中 U 1000 V,则此电路谐振时电流 I 为【 A: 2A
B: 2900 A
C:10 00 A
D:2 900 A
a
+
U
b
_
I
5
j L
1 j C
图 1-5 二． 填空题(本大题共 5 个小题,每题 4 分,共 20 分)把答案填在题中 横线上。 1． 图 2-1 所示戴维南等效电路的两个参数 U OC =
2
I
j2
+ _
100 V
j2
j4
1
-j3
图 4-1 2．图 4-2 所示 型双口网络的 Z 参数。 15 I I 1 2 2 1
U 1
1
20
5
U 2
2
图 4-2 五.分析计算题（本题共两个小题，每题 10 分，共 20 分）要有必 要的分析步骤，没有过程，不得分。
4
Rab = ，
。
2
4
a
+ 8V -
b
图 2-1 2 ． 图 2-2 所 示 电 路 中 ， 电 流 源 为 2 e 4 t A ， 其 两 端 电 压 u 为 。
2
4
u?
1 H 2
a
2
j2
2 e 4 t A
j2
j4
b
图 2-3 。
图 2-2 3．图 2-3 所示二端电路的等效阻抗为
姓名：
考试课程 20
（完整版）数字电路期末复习题及答案
（完整版）数字电路期末复习题及答案数字电路期末复习题及答案⼀、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的，其⾼电平和低电平常⽤1 和0 来表⽰。
2、分析数字电路的主要⼯具是逻辑代数，数字电路⼜称作逻辑电路。
3、逻辑代数⼜称为布尔代数。
最基本的逻辑关系有与、或、⾮三种。
常⽤的⼏种导出的逻辑运算为与⾮或⾮与或⾮同或异或。
4、逻辑函数的常⽤表⽰⽅法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门，多个O C门输出端并联到⼀起可实现线与功能。
8、T T L与⾮门电压传输特性曲线分为饱和区、转折区、线性区、截⽌区。
9、触发器有2个稳态，存储8位⼆进制信息要8个触发器。
10、⼀个基本R S触发器在正常⼯作时，它的约束条件是R+S=1，则它不允许输⼊S=0且R=0的信号。
11、⼀个基本R S触发器在正常⼯作时，不允许输⼊R=S=1的信号，因此它的约束条件是R S=0。
12、在⼀个C P脉冲作⽤下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发⽅式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象，⼜称电压滞后特性；单稳触发器最重要的参数为脉宽。
14、半导体数码显⽰器的内部接法有两种形式：共阴接法和共阳接法。
15、对于共阳接法的发光⼆极管数码显⽰器，应采⽤低电平驱动的七段显⽰译码器。
16、寄存器按照功能不同可分为两类：移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统⼀的时钟控制分为同步时序电路和异步时序电路。
⼆、选择题1、⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
B.２C.４D. 162、⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n 2 D. 2n5、在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
北京邮电大学2015－2016学年第二学期《数字电路与逻辑设计》考试试题（A 卷）考试注意事项一、学生参加考试须带学生证或学院证明，未带者不准进入考场。
学生必须按照监考教师指定座位就坐。
二、书本、参考资料、书包等与考试无关的东西一律放到考场指定位置。
三、学生不得另行携带、使用稿纸，要遵守《北京邮电大学考场规则》，有考场违纪或作弊行为者，按相应规定严肃处理。
四、学生必须将答题内容做在试卷上，草稿纸上一律无效。
地方不够时做在背面，并在前面标明。
考试课程 数字电路与逻辑设计 考试时间 2016/ 5/ 28 8:00---10:00 题号 一 二 三 四 五 六 七 八 九 总分 满分 30 8 10 10 10 6 6 10 10 100 得分 阅卷教师一、选择、填空、判断题（30分，每空1分） 1. 和CMOS 相比，ECL 最突出的优势在于D 。
A. 可靠性高 B. 抗干扰能力强 B. 功耗低 D. 速度快2. 三极管的饱和深度主要影响其开关参数中的C 。
A. 延迟时间 B. 上升时间 C. 存储时间 D. 下降时间3. 用或非门组成的基本RS 触发器的所谓“状态不确定”是发生在R 、S 上加入信号D 。
A. R=0, S=0 B. R=0, S=1 C. R=1, S=0 D. R=1, S=14. 具有检测传输错误功能的编码是：C 。
------------------------------------------装--------------------------- --------------订---------------- ----------------------线-------------------------------------------班级： 学号： 班内序号： 姓名：A. 格雷码B. 余3码C. 奇偶校验码5. 运用逻辑代数的反演规则，求函数的反函数：B 。
A. B.C.6. 下列叙述中错误的有：C 。
A. 逻辑函数的标准积之和式具有唯一性。
B. 逻辑函数的最简形式可能不唯一。
C. 任意两不同的最小项之和恒等于1。
7. 函数的最简或与式为：A 。
A.B. C.8. 逻辑函数，判断当输入变量ABCD 分别从(1) 01101100，(2) 11111010时是否存在功能冒险：B 。
A. 存在，存在B. 不存在，存在C.不存在，不存在9. 对于K ＝3的M 序列发生器，反馈函数为Q 2⊕Q 0，则产生M 序列：C 。
A. 1010100 B. 1110101 C. 111010010. 在进行异步时序电路的分析时，由于各个触发器的时钟信号不同，因此我们应该把时钟信号引入触发器的特征方程，对于D 触发器，正确的是：A 。
A.CP Q CP D Q n 1n ⋅+⋅=+ B.CP D Q1n ⋅=+C.CP D Q1n +=+11.集电极开路与非门(OC门)的输出端可以直接相连实现线连接逻辑，这种线连接逻辑是：C 。
A. 线或B. 与非C. 线与12.各种A/D转换器电路类型中转换速度最快的是A 。
A.并联比较型B. 逐次渐进型C. 双积分型D. 计数型13.把串行输入的数据转换为并行输出的数据,可以使用B 。
A.寄存器B. 移位寄存器C. 计数器D. 存储器14.在进行状态编码时，优先级最高的相邻编码规则是A 。
A.行相邻B. 列相邻C. 输出相邻15.在数字系统中8位二进制数称为一个字节，若用一个字节对信息进行编码，最多可表示A种信息?A.256种B. 8种C.128种16.卡诺图有两个特殊的方格，分别称为0重心(全0格)和1重心(全1格)，在卡诺图化简法中，包含1重心的圈对应的乘积项BA．仅包含反变量.B．仅包含原变量.C．既有反变量，又有原变量.17.模数转换要经过采样、保持、量化、编码四个过程，说明保持电路的作用。
CA. 意义不大，可以省略。
B. 实现幅度数字化，用数字量近似表示模拟量。
C. 保证在量化编码期间，输入信号幅度不变。
18.连续异或2016个1的结果是0。
19.八路数据分配器，其地址输入（选择控制）端有3个。
20.三态门的三种输出状态为高电平、低电平和高阻态。
21.有K个D触发器构成的扭环计数器，其有效的计数状态共2k个；而由k个D触发器构成的环形计数器，其不使用的状态为___2k-k_________个。
22.若用8K×8位的SRAM芯片MCM6264组成64K×16位的存储器系统，共需16片芯片。
23.有一个维持阻塞D触发器，当时钟脉冲上升沿到来时，为了保证可靠地接收数据D，要求D必须比上升沿提前一段时间出现，这个时间称为建立时间；时钟上升沿到来后，仍需D信号维持一段时间，这个时间称为保持时间。
24.一个8位D/A转换器的最小输出电压V LSB=0.01V，当输入代码为01001101时，输出电压为0.77V。
25.具有n位地址输入和m位数据输出的EPROM可以产生一组有m个输出的n变量逻辑函数。
（√）26.仅由逻辑门构成的电路一定是组合逻辑电路。
（X）27.异步计数器与同步计数器比较，异步计数器的主要优点之一是工作速度高。
（X）28.主从JK触发器，当CP=1期间JK发生多次变化，则主触发器的输出会随之发生多次变化（X）二．（8分）ECL门多输出函数设计试用两个ECL门（或和或非输出端均为双输出）如图2.1所示，利用ECL门的线或功能，不加任何外置门电路，在图上通过连接实现四输出函数：,,,ECL 1≥ECL 1≥图2.1答案：ECL1≥ECL1≥AB1F 4F 3F 2F评分：某个输出正确给2分（其他方案酌情扣分）三．（10分）异步时序电路的分析分析图3.1所示的异步计数器，按照图3.1的形式 (1) 写出触发器的激励方程； (2) 写出触发器的状态方程；(3) 画出状态转移表和状态转移图； (4) 说明是几进制的计数器。
图3.1100010111001101000110011状态转移图答案：根据电路，触发器的激励方程为：（2分）0021120121,1n n n J K Q J K J Q Q K ⎧==⎪⎪==⎨⎪==⎪⎩触发器的状态方程为：（2分）102020111012012()()()n n n n n n n nn n n n Q Q Q Q Q CP Q Q Q Q Q Q Q CP +++⎧=⋅+⋅↓⎪⎪=↓⎨⎪=↓⎪⎩（）状态转移图（2分）该电路为五进制计数器。
（2分）四．(10分）同步时序逻辑电路的设计用D 触发器和门电路设计一个三位循环码计数器，其编码表及转换顺序如表4.1所示。
1.根据状态转移表和进位输出Y 填写卡诺图；2.写出触发器的下一状态方程；3.写出激励方程；4.写出输出方程。
（可不画电路图）进位输出Y计数顺序2Q 1Q 0Q 计数器状态01234567000001011010110111101100000100表4.121n n Q Q 0100 01 11 1010+n Q 11+n Q 0n Q12+n Q 0100 01 11 100100 01 11 100100 01 11 10Y0nQ 0nQ 0nQ 21n nQ Q 21n n Q Q 21n nQ Q答案：根据表4.1可以画出电路下一状态和输出的卡诺图，如图解4.1（a ）。
（每图1分，共4分）利用卡诺图化简，得到电路的状态方程和输出方程分别为122010112010102121+++⎧=+⎪⎪=+⎨⎪=+⎪⎩n n n n n n n n n nn n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q (4.1) (4.2) （3分）220101*********⎧=+⎪⎪=+⎨⎪=+⎪⎩n n n n n n n nn n n n D Q Q Q Q D Q Q Q Q D Q Q Q Q (4.3) （3分） 根据式（4.1）和式（4.3）画出的三位循环码计数器电路如图解4.2所示。
21n n Q Q 0100 01 11 1010()+n d Q 11()+n c Q 0nQ 12()+n b Q 0100 01 11 100100 01 11 100100 01 11 10()e Y0110011011011101011000001n Q0nQ 0nQ 21n n Q Q 21n nQ Q 21n n Q Q解4.1&1≥&1≥&1≥11D C 11D C 11D C &FF 2FF 1FF 0Q 2Q 1Q CP 计数输入Y 进位输出解4.2五．（10分）图5.1是用一片同步计数器74LS169和一片八选一数据选择器74LS151组成的序列信号发生器，请分析： （1）74LS169组成的计数器的模值； （2）列出输出函数F 的真值表；（2）写出输出F 所产生的序列信号（从计数器的预置值开始）。
ENT ENP + D U /LOAD CLK D C B A Q Q Q Q 1 1 保持原状态 0 0 ↑ 预置 0 1 1 ↑ 加计数 01↑减计数使能输入选择地址输入数据输入输出10100000001001000110100010101100111AQBQCQDQABCD___DU/CLK_________LOAD_______RCO74LS169______ENT______ENPCP"1"74LS151"1""0""0"2A1AAD1D2D3D4D5D6D7D"1"STYWF "1"D C B AQ Q Q Q F0 1 1 0解： 74LS169连接为模10的计数器（3分）。
计数器采用加计数且使用进位输出端进行同步预置。
由于74LS169为同步预置，预置值为0110，计数状态为0110，0111，……，1110，1111。
根据所使用计数状态列出表5.2所示的输出序列F的真值表。
4分）1100010111。
（3分）六.（6分）一般时序逻辑电路的设计在某种系统中，正常工作时要求连续0的数目为偶数，连续1的数目为奇数。
用一个同步时序电路检测它的工作，工作不正常时输出为1。
示例如下：输入X：00100011101100……输出Z：00000010001010……试用4个状态描述该系统的工作,做出这个同步时序电路的原始状态图。
（设：状态A为初始状态并表示收到偶数个0；状态B为收到奇数个0；状态C为收到偶数个1；状态D为收到奇数个1）答案：七．（6分）将下列表7.1的状态转移表用隐含表法进行化简（填写隐含表，并画出简化后的状态表）。