微机原理 第3章 存储器 习题及参考
微机原理第三章课后习题答案
ß 1. DS=1000H, BX=0200H, SI=0002H （10200H~10205H)依次存有10H,2AH,3CH,46H,59H,6BH ，给出执行指令后AX 的内容。
（1）MOV AX ，0200HAX=0200 （2）MOV AX ，[200H] 物理地址=1000H ×10H+0200H=10200H, AX=2A10H（3）MOV AX ，BXAX=0200H （4）MOV AX ，3[BX]物理地址=1000H ×10H +0200H+3H=10203H, AX=5946H （5）MOV AX ，[BX+SI] 物理地址=1000H ×10H+0200H +2H=10202H , AX=463CH（6）MOV AX ，2[BX+SI] 物理地址=1000H ×10H +200H+2H+2H=10204H , AX=6B59H ß 2.DS=1000H ，ES=2000H ，SS=3500H ，SI=00A0H ， DI=0024H ，BX=0100H ，BP=0200H ，VAL=0030H ，指出寻址方式和物理地址。
（1）MOV AX ，[100H] （2）MOV AX ，VAL（3）MOV AX ，[BX] （4）MOV AX ，ES:[BX]（5）MOV AX ，[SI] （6）MOV AX ，[BX+10H]（7）MOV AX ，[BP] （8）MOV AX ，VAL[BP][SI]（9）MOV AX ，VAL[BX][DI] （10）MOV AX ，[BP][DI]（1）MOV AX, [100H] 直接寻址方式，10100H物理地址＝DS ×10H+100H=10000H+0100H=10100H（2）MOV AX, V AL 直接寻址方式，10030H物理地址＝DS ×10H+V AL=10000H+0030H=10030H（3）MOV AX, [BX] 寄存器间接寻址，10100H物理地址＝DS ×10H+BX=10000H+0100H=10100H（4）MOV AX, ES:[BX] 寄存器间接寻址，20100H物理地址＝ES ×10H+BX=20000H+0100H=20100H（5）MOV AX, [SI] 寄存器间接寻址，100A0H物理地址=DS ×10H+SI=10000H+00A0H=100A0H（6）MOV AX, [BX+10H] 寄存器相对寻址，10110H物理地址=DS ×10H+BX+10H=10000H+0100H+10H=10110H（7）MOV AX, [BP] 寄存器间接寻址，35200H物理地址=SS ×10H+BP=35000H+0200H=35200H（8）MOVAX, V AL[BP][SI] 相对基址变址寻址，352D0H 物理地址=SS ×10H+BP+SI+V AL=35000H+0200H+00A0H+0030H=352D0H （9）MOVAX, V AL[BX][DI] 相对基址变址寻址，10154H 物理地址=DS ×10H+BX+DI+V AL=10000H+0100H+0024H+0030H=10154H （10）MOV AX, [BP][DI] 基址变址寻址，35224H物理地址=SS ×10H+BP+DI=35000H+0200H+0024H=35224Hß 3．判断并说明原因（1）MOV DL ，AX 错，寄存器寻址方式中，目的操作数与源操作数长度必须一致错，寄存器寻址方式中，目的操作数与源操作数长度必须一致错，寄存器寻址方式中，目的操作数与源操作数长度必须一致 （2）MOV 8650H ，AX 错，目的操作数不可以是立即数错，目的操作数不可以是立即数（3）MOV DS ，0200H 错，MOV 指令不允许将立即数传入段寄存器 （4）MOV [BX]，[1200H] 错, MOV 指令的两个操作数不能同时为存储器指令的两个操作数不能同时为存储器（5）MOV IP ，0FFH 错, IP 不能作为MOV 指令的目的操作数指令的目的操作数（6）MOV [BX+SI+3]，IP 错, IP 不能作为MOV 指令的源操作数指令的源操作数（7）MOV AX ，[BX][BP] 错，BX 与BP 不可以同时出现在源操作数当中（8）MOV AL ，ES:[BP] 对（9）MOV DL ，[SI][DI] 错，SI 与DI 是两个变址寄存器，不可以同时出现在源操作数中。
微机原理第三章习题参考答案
第三章2、对于下列存储容量的存储器芯片⑴Intel 2114（1K×4bit）⑵Intel 2167（16K×1bit）⑶Zilog 6132（4K×8bit）各需要多少条地址线寻址？需要多少条数据线？若要组成64K×8bit的存储器，选同一芯片各需要几片？答：存储器芯片的存储容量＝存储单元个数×每个存储单元存放的二进制信息位数。
存储单元个数决定了存储器芯片的地址线条数，地址线条数N＝㏒2（存储单元个数），每个存储单元存放的二进制信息位数决定了存储器芯片的数据线条数，数据线条数M＝每个存储单元存放的二进制信息位数。
∴⑴Intel 2114（1K×4bit）芯片，需要N＝㏒2（210）＝10条地址线寻址，需要M＝4条数据线。
⑵Intel 2167（16K×1bit）芯片，需要N＝㏒2（214）＝14条地址线寻址，需要M＝1条数据线。
⑶Zilog 6132（4K×8bit）芯片，需要N＝㏒2（212）＝12条地址线寻址，需要M＝8条数据线。
若要组成64K×8bit的存储器，选上述同一芯片，则：⑴选Intel 2114（1K×4bit）芯片，需要64K×8bit÷（1K×4bit）＝64×2 ＝128片；即位扩展需2片一组，字扩展需64组，共需128片。
⑵选Intel 2167（16K×1bit）芯片，需要64K×8bit÷（16K×1bit）＝4×8 ＝32片；即位扩展需8片一组，字扩展需4组，共需32片。
⑶选Zilog 6132（4K×8bit）芯片，需要64K×8bit÷（4K×8bit）＝16×1 ＝16片；即不需位扩展，字扩展需16组，共需16片。
3、用16K×4bit的SRAM芯片组成64K×8bit的存储器，要求画出该存储器组成的逻辑框图。
经典微机原理作业与答案第三章
8086第三章作业3-11在实模式下，若段寄存器中装入如下数值，试写出每个段的起始地址和结束地址(1)1000H 10000H-1FFFFH(2)1234H 12340H-2233FH(3)E000H E0000H-EFFFFH(4)AB00H AB000H-BAFFFH3-12对于下列CS：IP组合，计算出要执行的下条指令存储器地址。
（1）CS=1000H和IP=2000H 答：下条指令存储器地址：12000H（2）CS=2400H和IP=1A00H 答：下条指令存储器地址：25A00H（3）CS=1A00H和IP=B000H 答：下条指令存储器地址：25000H（4）CS=3456H和IP=ABCDH 答：下条指令存储器地址：3F12DH3-37 指出下列指令源操作数的寻址方式（1）MOV AX,1200H;立即数寻址（2）MOV BX,[1200H];直接寻址（3）MOV BX,[SI];变址寻址（4）MOV BX,[BX+SI+1200];相对基变址寻址（5）MOV [BX+SI],AL;寄存器寻址（6）ADD AX,[BX+DI+20H];相对基变址寻址（7）MUL BL ；寄存器寻址（8）JMP BX ；间接寻址（9）IN AL，DX ；寄存器间接寻址（10）INC WORD PTR[BP+50H] ；相对基址寻址小结：虽然对存储器的访问指令、输入/输出指令（IN指令和OUT指令）、跳转指令（JMP指令）都有直接寻址和间接寻址，但是形式是有很大差别的：1．直接寻址：（1）对于存储器的访问用方括号括起来的二进制数，如：MOV BX，[1200H]（2）对于输入/输出指令（IN指令和OUT指令）用二进制数如：IN AX，8FH 又如： OUT 78H，AL（3）对于跳转指令（JMP指令）是以目标标号为直接地址的如： JMP ADDR12．间接寻址：（1）对于存储器的访问有分为基址寻址、变址寻址、基址加变址寻址以及带位移量的所谓相对基址寻址、相对变址寻址、相对基址加变址寻址如：MOV AX，[BP]（2）对于输入/输出指令用DX做间接寻址寄存器如：IN AX，DX 又如： OUT DX，AL（3）跳转指令直接写明寄存器即可 (段内)如： JMP BX段间需组合：如： JMP DWORD PTR [BX+ADDR1]3-38指出8086/8088下列指令中存储器操作数地址的计数表达式。
微机原理第三章课后习题解答
3.1已知DS=091DH，SS=1E4AH，AX=1234H，BX=0024H，CX=5678H，BP=0024H，SI=0012H，DI=0032H，（09226H）=00F6H，(09228H)=1E40H ,(1E4F6H)=091DH。
在以上给出的环境下，试问下列指令段之行后的结果如何？(1)MOV CL，[BX+20H][SI];物理地址=DS*10H+BX+SI+20H=091D0H+0024H+0012H+0020H=09226H（09226H）=00F6H,（09226H）=F6H, （09227H）=00H执行后：CL=F6H(2)MOV [BP][DI], CX物理地址=SS*10H+BP+DI=1E4A0H +0024H+0032H=1E4F6HCX=5678H 执行后：(1E4F6H) = 5678H(3)LEA BX, [BX+20H][SI];BX=BX+20H+SI=0056HMOV AX, [BX+2];物理地址=DS*10H+BX+2=091D0H +0058H=09228H （09228H）=1E40H 执行后：AX=1E40H（4）LDS SI, [BX][DI]；物理地址=DS*10H+BX+DI=091D0H +0056H=09226H （09226H）=00F6H （09228H）=1E40H执行后:BX=（09226H）=00F6HDS=（09228H）=1E40HMOV [SI]，BX物理地址=DS*10H+SI =1E400H +0012H=1E412HBX=0024H, 执行后:(1E412H)=0024H (5)XCHG CX，[BX+32H]物理地址=DS*10H+BX+32H =091D0H +0056H =09226H （09226H）=00F6H , CX=5678H执行后:（09226H）=5678H , CX=00F6HXCHG [BX+20H][SI], AX物理地址=DS*10H+BX+20H+SI =091D0H +0056H =09226H （09226H）=5678H , AX=1234H执行后:（09226H）=1234H , CX=5678H3.2设DS=1000H，SS=2000H，AX=1A2BH，BX=1200H，CX=339AH，BP=1200H，SP=1350H，SI=1354H，（11350H）=0A5H，（11351H）=3CH，（11352H）=0FFH，（11353H）=26H，（11354H）=52H，（11355H）=0E7H，（126A4H）=9DH，（126A5H）=16H,(21350H)=88H,(21351H)=51H。
微机原理作业及答案第3章
一、选择题1、CPU执行算术运算指令不会影响的标志为是_D__。
A．溢出标志 B．符号标志C．零标志 D．方向标志2、TEST指令和__A__指令执行同样的操作，但不送回操作结果，仅影响标志位。
A．AND B．ORC．NOT D．XOR3、下列指令中，影响标志位的指令是__D____。
A．从寄存器取数指令 B．条件转移指令C．压栈指令 D．循环移位指令4、执行指令INC AX后，不受影响的标志为__B___。
A．ZF B．CF C．SF D．OF5、当无符号数运算产生溢出时，__D__标志位为1.A．SF B．ZF C．CF D．OF6、若用户堆栈位于存储区10000H-1FFFFH，则该堆栈的段地址是___D____。
A．10000H B．1FFFFH C．1000H D．0FFFFH7、使用直接寻址方式时，操作数总是在 C 中。
A.通用寄存器B. 堆栈C. 主存单元D. 段寄存器8、指令MOV AX，[BP+SI]指令源操作数的段地址是 C 。
A. CSB. DSC. SSD. ES9、假定（AX）=96H，（BX）=65H，依此执行ADD AX，BX指令和DAA指令后，（AL）=___C_。
A．0FBH B．01H C．61H D．0BH10、设AX=C544H，在执行指令ADD AH，AL后， C 。
A. CF=0，OF=0B. CF=0，OF=1C.CF=1，OF=0D. CF=1，OF=111、由379AH得到FFFFH，可采用的逻辑运算是 D 。
A．与 B．或C．求反 D．或、异或二、填空题1．若物理地址为2D0H，偏移量为0B0H，则段地址为___22H_____。
2．8086指令系统中有_逻辑_移位和_算术_移位两类，其中__SHL__和SAL两条指令属于不同的移位指令，但其功能完全相同。
3．串操作指令规定目的操作数使用___DI___寄存器，目的串必须在__附加_段中。
4．在8086中进行寄存器间接寻址时，可采用的寄存器有____BX____、_BP_____、__SI______和__DI______。
南邮 微机原理(微型计算机与接口技术)第3章习题解答
解：先将物理地址写成逻辑地址 源逻辑地址为 1000H:2345H 目的逻辑地址为 2000H:3456H MOV AX,1000H ;设置DS段寄存器 MOV DS, AX MOV AX, 2000H ;设置ES段寄存器 MOV ES, AX MOV SI, 2345H ;设置源偏移地址 MOV DI, 3456H ;设置目的偏移地址 MOV CX, 1024 ;设置长度值 CLD ;设置地址为增量方向 REP MOVSB ;重复传送指令
第3章习题解答
3.5 （1）方法1 MOV AX,WORD PTR FIRST MOV BX,WORD PTR SECOND MOV WORD PTR FIRST,BX MOV WORD PTR SECOND,AX 注意： PTR用于临时修改属性，常用方法是 在存储器操作数之前使用。 例如： WOR PTR FIRST WORD PTR [BX] BYTE PTR [SI+BX]
;移位次数＝8 ;含进位的循环左移一位 ;含进位的循环右移一位 ;移位次数有无达到8次 ;有无达到8次，没有转L1 ；将结果传送到AL
3.10 第1小题的框图
置源数据区指针 置正数缓冲区指针 置负数缓冲区指针 置数据长度
从源缓冲区 取一个数
Y
＝0吗？
N
N
是正数吗？
Y
传送到负数缓冲区 传送到正数缓冲区 负数缓冲区指针加1 正数缓冲区指针加1 源数据区指针加1 数据长度减1
S1： CMP BYTE PTR [BX],0 ;与0比较 JZ COM ;＝0 准备取下一个数判断 JL M1 ;为负数转到M1处理 MOV AL,[BX] ;取数 MOV [SI],AL ;将正数存入PLUS缓冲区 INC SI ;修改正数缓冲区地址指针 JMP COM ;转到长度计数部分 M1: MOV AL,[BX] ;取数 MOV [DI], AL ;将负数存入MINUS缓冲区 INC DI ;修改负数缓冲区地址指针 COM: INC BX ;修改源数据地址指针 LOOP S1 ;数据长度减1,并判断 HLT ;结束
微机原理第三章习题参考答案
1.(1)MOV DS，1000H 错立即数不能直接存入段寄存器改为：MOV AX,1000HMOV DS,AX(2)MOV [100]，23H 错两个操作数必须有一个是寄存器操作数改为：MOV BX，100MOV [BX]，23H(3)ADD AX，[BX＋BP＋6] 错基址变址寻址的时候必须用指定的基址和变址寄存器改为：ADD AX，[BX＋SI＋6](4)PUSH DL 错入栈操作以字为单位改为：PUSH DX(5)IN AX，[3FH] 错对于IO地址应该用立即数表示改为：IN AX,3FH(6)OUT 3FFH,AL 错超过8位的IO地址应该用短格式改为：MOV DX,3FFHOUT DX,AL(7)LES SS,[SI] 错段寄存器不能作为目的操作数改为：LES BX,[SI](8)POP [AX] 错基址寻址不能用AX寄存器改为：POP AX 或者POP [BX](9)IMUL 4CH 错立即数不能作为乘法指令操作数改为：MOV BL,4CHIMUL BL(10)SHL BX,5 错当逻辑操作的位数大于1时，应该用CL来指示次数改为：MOV CL,5SHL BX,CL(11)INT 300 错8086的中断区间是0~255改为：INT 25H(12)XCHG DX,0FFFH 错XCHG指令不能用立即数作为操作数改为：MOV BX,0FFFHXCHG DX,BX3.功能MOV AX,0 ;将0赋值给AXLEA AX,[0000H] ;将偏移地址0000H 送到AX 中LDS AX,MEM32 ;mem32中的低地址中的值是0000HLES AX,MEM32 ; mem32中的低地址中的值是0000HSUB AX,AX ;AX 自己减自己AND AX,0000H ；AX 与0000相与XOR AX,AX ；AX 和自己异或SAL AX,CL ；当CL=16时清零。
功能是将AX 左移16位SAR AX,CL ；当CL=16且AX 最高位为0时清零。
东华理工 微机原理第三章习题答案
3.1给定(BX)=637DH，(SI)=2A9BH，位移量D=7237H，试确定在以下各种寻址方式下的有效地址是什么？(1) 立即寻址(2) 直接寻址(3) 使用BX的寄存器寻址(4) 使用BX的简接寻址(5) 使用BX的寄存器相对寻址(6) 基址变址寻址(7) 相对基址变址寻址答：(1) 操作数在指令中，即立即数；(2) EA=D=7237H；(3) 无EA，操作数为(BX)=637DH；(4) EA=(BX)=637DH；(5) EA=(BX)+D=0D5B4H；(6) EA=(BX)+(SI)=8E18H；(7) EA=(BX)+(SI)+D=1004FH；超过了段的边界，最高进位位丢失，因此EA=004FH。
3.2试根据以下要求写出相应的汇编语言指令(1) 把BX寄存器和DX寄存器的内容相加，结果存入DX寄存器中。
(2) 用寄存器BX和SI的基址变址寻址方式把存储器中的一个字节与AL寄存器的内容相加，并把结果送到AL寄存器中。
(3) 用寄存器BX和位移量0B2H的寄存器相对寻址方式把存储器中的一个字和(CX)相加，并把结果送回存储器中。
(4) 用位移量为0524H的直接寻址方式把存储器中的一个字与数2A59H相加，并把结果送回存储单元中。
(5) 把数0B5H与(AL)相加，并把结果送回AL中。
答：(1) ADD DX, BX(2) ADD AL, [BX][SI](3) ADD [BX+0B2H], CX(4) ADD WORD PTR [0524H], 2A59H(5) ADD AL, 0B5H3.3写出把首地址为BLOCK的字数组的第6个字送到DX寄存器的指令。
要求使用以下几种寻址方式：(1) 寄存器间接寻址(2) 寄存器相对寻址(3) 基址变址寻址答：(1) MOV BX, OFFSET BLOCK ADD BX, (6–1)*2MOV DX, [BX](2) MOV BX, OFFSET BLOCKMOV DX, [BX+(6–1)*2]BLOCK[BX](3) MOV BX, OFFSET BLOCKMOV SI, (6–1)*2MOV DX, [BX][SI]3.4现有(DS)=2000H，(BX)=0100H，(SI)=0002H，(20100H)=12H，(20101H)=34H，(20102H)=56H，(20103H)=78H，(21200H)=2AH，(21201H)=4CH，(21202H)=B7H，(21203H)=65H，试说明下列各条指令执行完后AX寄存器的内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章存储器1．内存和外存各自的特点是什么？答：内存的空间大小受地址总线位数的限制，即容量受限；存取速度快；用来存放当前运行的程序和数据；CPU可直接用指令对其进行读/写操作。
外存的容量大，且容量不受限制；速度比内存慢，并要配置专用的驱动器；用来存放当前暂时不用的程序和数据；CPU不能直接用指令对其进行读/写操作。
2．存储器的层次化结构是指什么？答：是指将多种速度不同、容量不同、存储技术不同的存储设备分为若干个层面，通过硬件和管理软件将它们组成一个有机的整体，这个整体构成了足够大的存储空间、足够快的存取速度，同时价格又较为适中，从而使整个存储体系达到一个很好的性价比。
3．现代微机中采用三级存储系统，解决了什么实际问题？答：在微机系统中，一方面，通过硬、软件之间的结合，将内存和外存构成一种存储层次，这样，从整体来看，它解决了存储器的容量与成本之间的矛盾；另一方面，在存储系统中引入高速缓存，在CPU和内存中间通过设置高速缓存，将高速缓存和内存构成另一种存储层次，这样，从CPU的角度来看，它解决了存储器的存取速度与成本之间的矛盾。
因此，在现代微机中，同时采用内存—外存和高速缓存—内存这两种存储层次，构成了“高速缓存—内存—外存”的三级存储系统，满足了人们在速度、容量及价格方面的综合要求。
4．按在微机中的作用，存储器分为哪几种？它们各自的特点是什么？答：按在微机中的作用，存储器分为内存、外存和高速缓存。
它们各自的特点是：内存的速度快、容量小、每位价格高，目前主要采用半导体存储器，且使用随机存取的方式；外存的速度慢、容量大、每位价格低，一般采用软磁盘、硬磁盘、光盘、磁带机等；高速缓存（又称为Cache）用在CPU和内存这两个工作速度不同的部件之间，在交换信息时起缓冲作用。
5．为什么存储体将许多单元按一定规则排列而成矩阵？以4KB存储体为例加以说明。
答：对内存进行读/写操作时，都要给出地址来选择具体的单元。
为简化选择单元的译码电路，在组成存储体时，总是将大量单元按照一定的规则排列而成矩阵。
因为按照矩阵的形式来排列，可以通过行选择线和列选择线来确定一个单元。
例如，要组成4KB的存储体，若不用矩阵来组织这些单元，而是将它们一字排开的话，则需要4×1024=4096条译码线才能实现对这些单元的寻址；而若用 64×64的矩阵来实现排列，则只要64条行选择线和64条列选择线，即 64＋64=128条译码线就可以了。
6．为节省内存的地址译码电路，内存一般采用什么结构？答：一般采用模块结构。
在内存空间较大的微机系统中，内存往往分布在几块插件板上，1块插件板即1个存储模块。
同一个模块中的存储器芯片可以有若干个组，每一组中又可以有多个芯片，同一组中的几个芯片总是同时被选中或同时未被选中。
当片/组选信号有效时，被选中的组就可按照一个字节被读出或写入。
同样，还可以对模块进行选择。
总之，内存的模块结构思想和模块内的分组思想与用矩阵来构成芯片内存储体的想法一样，都是为了节省地址译码电路。
7．在微机系统中，内存是用什么器件构成的？它有什么优点？ 答：在微机系统中，内存是用半导体存储器件来构成的。
半导体存储器的优点很多，包括容量大、成本低、功耗小、体积小、速度快、使用方便、扩容和维护灵活等。
8．按功能，半导体存储分为哪两种？它们的特点是什么？ 答：分为随机存取存储器RAM 和只读存储器ROM 。
RAM 的特点是，既能读出其中存放的信息，又可将新的信息写入其中。
因为RAM 是一种易失性（掉电后，信息全部丢失）存储器，所以，一般用于存放输入/输出数据及中间结果；ROM 的特点是，只能随意地读出存放其中的信息，但不能随意地写入新的信息。
因为ROM 是一种非易失性存储器，所以，常用来存放专用程序、管理软件和监控程序等。
9．按器件原理，RAM 分为哪两种？它们的特点是什么？ 答：RAM 又分为双极型RAM 和MOS 型RAM 。
双极型RAM 的特点是，存取速度快，但集成度低，且功耗大。
主要用于对速度要求较高的部件；MOS 型RAM 的特点是，工艺简单、功耗小、成本低、集成度高，但存取速度不如双极型RAM 的快。
10．按存取原理，MOS 型RAM 分为哪两种？它们的特点是什么？ 答：MOS 型RAM 又分为静态RAM 和动态RAM 。
SRAM 的存储元件是由MOS 管构成的触发器，只要不掉电，信息就不会丢失。
它的特点是，集成度高于双极型但低于DRAM ，功耗低于双极型但高于DRAM ，常用于存储容量较小的系统中；DRAM 的存储元件是MOS 管的栅极分布电容。
为避免电容漏电而丢失信息，DRAM 必须定时地通过将保存的信息重新写入的方法进行信息刷新。
它的特点是，集成度高、功耗低，但由于需要信息刷新，所以电路结构复杂，常用于存储容量较大的系统中。
11．画出半导体存储器的分类情况？ 答：半导体存储器的分类情况如下：半导只读存储随机存取体存储器器ROM存储器RAMMOS 型RAM双极型RAM动态RAM静态RAM掩膜式ROM可编程ROM -PROM 可擦除编程ROM -EPROM 电可擦除编程ROM -E 2PROM12．在选择半导体存储器时，应主要考虑哪些因素？答：在选择半导体存储器件时，应考虑一些影响半导体存储器件性能的因素（衡量半导体存储器件性能的指标），主要包括：易失性、只读性、存储容量、存取时间或速度、功耗、电源等。
13．SRAM是基于什么原理保存信息的?在使用上有什么特点?答：SRAM是基于双稳态触发器的工作原理保存信息的。
使用特点是速度快，不需刷新（简化了外部电路）；片容量较小，功耗较大。
14．RAM芯片上为什么往往只有写信号WE?什么情况下可以从芯片读得数据?答：对于一个RAM单元来说，在地址信号有效之后，一定要进行读/写操作，也就是说，非写即读，正是利用这一规律，使得只用写信号WE就可既控制写操作又控制读操作。
在写操作时，写脉冲发生器送来一个负脉冲作为写入信号；在读操作时，写脉冲发生器不产生负脉冲，即WE端处于高电平，此高电平就用来作为读出信号（此办法可以节省芯片引脚数）。
15．在对SRAM进行读/写时，地址信号可分为几部分? 分别产生什么信号?答：可分为三部分。
①最高几位地址用来产生模块选择信号：地址译码器判断给出的模块选择信号和本模块的设定序号是否匹配；若匹配，根据存储器读信号MRDC或存储器写信号MWTC产生内部的模块选择信号；②接下来的若干几个较高位地址产生片/组间的片/组选信号；③再接下来的多个低位地址，作为片/组内的行地址线和列地址线，分别产生行选择线和列选择线。
16．DRAM工作有什么特点?与SRAM相比有什么长处与不足?答：DRAM都是利用电容存储电荷的原理来保存信息的。
长处：芯片容量大（位密度高），低功耗，价格廉（当配置的容量大时）。
不足：速度慢，需要信息刷新。
17．DRAM为什么要进行刷新？答：因为DRAM是利用电容存储电荷的原理来保存信息的，而电容会逐渐放电，不能长期地保存住写入的信息，所以需要通过刷新过程使泄放的电荷得到补充。
一次刷新过程实际上就是对存储器进行一次读取、放大和再写入，这个过程不需要信息传输，所以会很快。
18．掩膜型ROM、PROM、EPROM、E2PROM各自的特点是什么？答：掩膜型ROM——编程只能由厂家在生产时定型，用户自己无法改写，批量生产时便宜；PROM——用户可按照自己的需要进行编程，一旦进行了编程，就不能再改写了；EPROM——可进行多次擦除和重写，但需要由外部能源进行擦除且写入速度慢；E2PROM——可多次用电进行擦除，擦除后可重新编程。
19．若采用规格为4K×1的SRAM构成256KB的存储空间，问共需多少个地址线？地址线分为几部分？答：①18个。
②分为三部分（分法不唯一），例：A17、A16 （2根）作为模块选择信号，分为4个模块；A15～A12（4根）作为组选信号，分为16个组；A11～A0 （12根）作为组内行选信号和列选信号。
20．半导体存储器芯片的一般结构是什么？答：半导体存储器芯片的一般结构包括如下几部分：存储体、地址译码电路（地址译码器、地址寄存器）、读/写电路（读写放大器、数据寄存器）与控制电路。
21．若采用规格为4K×1的RAM芯片组成8KB的存储空间，问共需多少块芯片?哪些地址线参与片内寻址？答：①需二组，一组8片，共16片。
②4K=212，所以，A11～A0参与片内寻址。
22．下列规格的RAM各需多少条地址线?各需多少条输入/输出数据线？（1）512K×8（2）1K×4（3）16K×8（4）64K×1答：（1）地址线：19条；I/O数据线：8条。
（2）地址线：10条；I/O数据线：4条。
（3）地址线：14条；I/O数据线：8条。
（4）地址线：16条；I/O数据线：1条。
23．设有一个具有16条地址引脚和8条数据引脚的存储器，则，（1）该存储器能存储多少字节的信息?答：因为，216=64K，所以，可以存储64×1024=65536个字节的信息。
（2）若存储器由8K×4规格的芯片组成，需多少片？答：需8组，一组2片，共16片。
（3）需要多少位地址作芯片选择？答：因为，23 =8，所以，需要3位地址用于组/片选。
24．使用下列RAM组成所需的存储容量，各需多少块芯片？各需多少芯片组？共需多少条寻址线？每块芯片需多少条寻址线？（1）2K×4的芯片组成8KB的存储容量答：8片。
4组。
需13条寻址线，其中，11条用于片内寻址，2条用于组间寻址。
每块芯片需要11条寻址线。
（2）4K×1的芯片组成32KB的存储容量答：64片。
8组。
需15条寻址线，其中，12条用于片内寻址，3条用于组间寻址。
每块芯片需要12条寻址线。
25．微机存储系统中为什么要采用Cache ？答：CPU 有越来越高的工作频率，如果在访问存储器时插入等待周期T W ，实际上就降低了CPU 的工作速度，所以，系统设计者追求的是CPU 在不插入T W 的条件下工作。
在保证系统性价比的前提下，较好的办法就是，使用高性能的SRAM 芯片组成高速小容量的Cache ，而使用容量较大的DRAM 芯片组成主存。
使用Cache 既可使存储系统的价格下降，又可获得使总线访问接近零等待的好性能。
26．设某CPU 有16条地址引脚，8条数据引脚，若用2114芯片（1K×4）组成2KB RAM ，地址范围为3000H~37FFH ，问地址线应如何连接？答：二片一组，需要2组。
（1）用线选法：组/片内用10条地址线寻址：A 0~A 9；用A 10作组选，同时使A 15A 14A 13A 12A 11为：00110； 第一组的地址范围为：3000~33FFH ； 第二组的地址范围为：3400~37FFH 。