抗干扰设计原则大全
论述干扰与抗干扰措施
论述干扰与抗干扰措施一抗干扰技术设计上的基本原则抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。
1 所谓抑制干扰源就是在干扰源处采取措施减小干扰源，这是所有抗干扰技术中最根本上的措施，最重要的原则。
对于减小干扰源，主要是在干扰源两端并联电容。
其原理在于流过电容器的电流I=C×du/dt，与du/dt成正比，du/dt越大的干扰，流过C的电流就越大，因此被旁路，可以达到减小干扰的目的。
其常用常用措施如下：（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。
（2）在继电器接点两端并接火花抑制电路，减小电火花影响。
（3）布线时避免90 度折线，减少高频噪声发射。
（4）可控硅两端并接RC 抑制电路，减小可控硅产生的噪声。
2 按照干扰的传播途径，我们一般把干扰分为传导干扰和辐射干扰两类。
前者是指导线传播到敏感器件的干扰，后者则是指通过空间辐射传播到敏感器件的干扰。
（1）对于传导干扰，我们一般采取在导线上安装滤波器的方法来切断干扰噪声的传播，因为干扰噪声与我们需要信号的频带不同，所以可以通过滤波器的滤波作用来“净化”信号。
（2）而针对辐射干扰，一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加屏蔽罩，尽可能的减小其影响。
3 提高敏感器件的抗干扰能力。
随着科学技术的不断发展，电子器件的制造工艺日趋成熟，电控器件的敏感度也在不断提升当中。
二设备中常见的干扰与应对措施电控系统往往包含了一些变频器，电机、控制卡及各种类型的PLC，它们都处在强电电路和强电设备所形成的恶劣电磁环境中，所以在运行中常常受到很多干扰。
1 电源的干扰电控系统使用的电源一般是由电网的工频交流电源经降压、整流等环节后提供。
由于电网的影响以及生产现场大容量电气设备的开停，都会使交流电压含有高频分量，浪涌电压、尖脉冲电压或发生较大幅度的电压波动，这种干扰通过电源途径影响数控机械的电控系统的正常工作。
抗干扰设计原则
抗干扰设计原则-CAL-FENGHAI-(2020YEAR-YICAI)_JINGBIAN抗干扰设计原则1.电源线的设计（1）选择合适的电源（2）尽量加宽电源线（3）保证电源线、底线走向和数据传输方向一致（4）使用抗干扰元器件（5）电源入口添加去耦电容（10~100uf）2.地线的设计（1）模拟地和数字地分开（2）尽量采用单点接地（3）尽量加宽地线（4）将敏感电路连接到稳定的接地参考源（5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开（6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积3.元器件的配置（1）不要有过长的平行信号线（2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度（4）对pcb板进行分区布局（5）考虑pcb板在机箱中的位置和方向（6）缩短高频元器件之间的引线4.去耦电容的配置（1）每10个集成电路要增加一片充放电电容（10uf）（2）引线式电容用于低频，贴片式电容用于高频（3）每个集成芯片要布置一个的陶瓷电容（4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容（5）电容之间不要共用过孔（6）去耦电容引线不能太长5.降低噪声和电磁干扰原则（1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）（2）用串联电阻的方法来降低电路信号边沿的跳变速率（3）石英晶振外壳要接地（4）闲置不用的们电路不要悬空（5）时钟垂直于IO线时干扰小（6）尽量让时钟周围电动势趋于零（7）IO驱动电路尽量靠近pcb的边缘（8）任何信号不要形成回路（9）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略（10）通常功率线、交流线尽量在和信号线不同的板子上6.其他设计原则（1）CMOS的未使用引脚要通过电阻接地或电源（2）用RC电路来吸收继电器等原件的放电电流（3）总线上加10k左右上拉电阻有助于抗干扰（4）采用全译码有更好的抗干扰性（5）元器件不用引脚通过10k电阻接电源（6）总线尽量短，尽量保持一样长度（7）两层之间的布线尽量垂直（8）发热元器件避开敏感元件（9）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）（10）要有良好的地层线，应当尽量从正面走线，反面用作地层线（11）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等（12）长线加低通滤波器。
抗干扰设计原则
抗干扰设计原则1.电源线的设计（1）选择合适的电源（2）尽量加宽电源线（3）保证电源线、底线走向和数据传输方向一致（4）使用抗干扰元器件（5）电源入口添加去耦电容（10~100uf）2.地线的设计（1）模拟地和数字地分开（2）尽量采用单点接地（3）尽量加宽地线（4）将敏感电路连接到稳定的接地参考源（5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开（6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积3.元器件的配置（1）不要有过长的平行信号线（2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件（3）元器件应围绕核心器件进行配置，尽量减少引线长度（4）对pcb板进行分区布局（5）考虑pcb板在机箱中的位置和方向（6）缩短高频元器件之间的引线4.去耦电容的配置（1）每10个集成电路要增加一片充放电电容（10uf）（2）引线式电容用于低频，贴片式电容用于高频（3）每个集成芯片要布置一个0.1uf的陶瓷电容（4）对抗噪声能力弱，关断时电源变化大的器件要加高频去耦电容（5）电容之间不要共用过孔（6）去耦电容引线不能太长5.降低噪声和电磁干扰原则（1）尽量采用45°折线而不是90°折线（尽量减少高频信号对外的发射与耦合）（2）用串联电阻的方法来降低电路信号边沿的跳变速率（3）石英晶振外壳要接地（4）闲置不用的们电路不要悬空（5）时钟垂直于IO线时干扰小（6）尽量让时钟周围电动势趋于零（7） IO驱动电路尽量靠近pcb的边缘（8）任何信号不要形成回路（9）对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略（10）通常功率线、交流线尽量在和信号线不同的板子上6.其他设计原则（1）CMOS的未使用引脚要通过电阻接地或电源（2）用RC电路来吸收继电器等原件的放电电流（3）总线上加10k左右上拉电阻有助于抗干扰（4）采用全译码有更好的抗干扰性（5）元器件不用引脚通过10k电阻接电源（6）总线尽量短，尽量保持一样长度（7）两层之间的布线尽量垂直（8）发热元器件避开敏感元件（9）正面横向走线，反面纵向走线，只要空间允许，走线越粗越好（仅限地线和电源线）（10）要有良好的地层线，应当尽量从正面走线，反面用作地层线（11）保持足够的距离，如滤波器的输入输出、光耦的输入输出、交流电源线和弱信号线等（12）长线加低通滤波器。
印制电路板设计原则和抗干扰措施
印制电路板设计原则和抗干扰措施印制电路板（Printed Circuit Board，PCB）设计是电子产品设计中非常关键的一部分，其设计原则和抗干扰措施对于电路性能和可靠性有着重要的影响。
下面将详细介绍印制电路板设计的原则和抗干扰措施。
一、印制电路板设计原则1.合理布局电路元件：在布局电路元件时，要根据电路功能和信号传输的要求，合理放置各元器件，减少信号线的长度，尽量减少信号线之间的交叉和平行布线，以减小串扰和电磁辐射的影响。
2.最短路径布线：信号线的长度对于高频电路尤为重要，因为在较高的频率下，信号线会表现出电感和电容的性质，对信号引起较大的干扰。
因此，对于高频信号线，需要尽量缩短信号路径，减小电感和电容效应。
3.控制传输线宽度和间距：传输线的宽度和间距会影响阻抗和串扰。
准确计算和控制阻抗可以避免发生信号反射和衰减。
而间距的控制可以减小串扰影响。
因此，在设计中应考虑到实际信号需求，计算并确定传输线的宽度和间距。
4.分层布线：对于复杂的电路设计，分层布线可以将不同功能的信号线分隔开，减小相互之间的干扰。
较高频的信号线可能需要从内层电路板层穿过，这时就需要提前规划分层布线，以保证信号的完整性和正常传输。
5.地线设计：地线是电路中非常重要的参考线，用于提供参考电平和回路。
因此，在进行印制电路板设计时，要考虑地线的设计，确保地线的连续性、稳定性和低石英。
6.飞线布线：飞线布线常用于解决布线空间不足、信号线错位等问题。
在进行飞线布线时，要准确把握长度和位置，避免信号串扰和干扰，尽量使飞线短小精悍。
1.控制层间电容和层间电感：层间电容和层间电感会导致电磁干扰，因此，在进行PCB设计时，要注意层间电容和电感的控制，尽量减少干扰的发生。
可以通过减小板厚、增加层间绝缘材料的相对介电常数、增加层间电缝等手段来降低层间电容和层间电感。
2.象限规划：将信号线按照功能和高低频分布到各象限中，可以降低相互之间的干扰。
例如，可以将数字信号和模拟信号放置在不同的象限中，避免信号之间的相互干扰。
电路板的抗干扰设计,这些办法让它简单易懂
电路板的抗干扰设计,这些办法让它简单易懂
抗干扰设计的基本任务是系统或装置既不因外界电磁干扰影响而误动作或丧失功能，也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作。
因此提高系统的抗干扰能力也是该系统设计的一个重要环节。
电路抗干扰设计原则汇总：
1、电源线的设计
（1）选择合适的电源；
（2）尽量加宽电源线；
（3）保证电源线、底线走向和数据传输方向一致；
（4）使用抗干扰元器件；
（5）电源入口添加去耦电容（10~100uf）。
2、地线的设计
（1）模拟地和数字地分开；
（2）尽量采用单点接地；
（3）尽量加宽地线；
（4）将敏感电路连接到稳定的接地参考源；
（5）对pcb板进行分区设计，把高带宽的噪声电路与低频电路分开；
（6）尽量减少接地环路（所有器件接地后回电源地形成的通路叫“地线环路”）的面积。
3、元器件的配置
（1）不要有过长的平行信号线；
（2）保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近，同时远离其他低频器件；
（3）元器件应围绕核心器件进行配置，尽量减少引线长度；
（4）对pcb板进行分区布局；。
抗干扰措施的基本原则
抗干扰措施的基本原则
抗干扰措施的基本原则是在电磁环境中保证设备正常运行，防止干扰对设备造成影响。
以下为抗干扰措施的基本原则：
1. 从源头上防止干扰。
通过设计和选择不易受干扰的设备和电路，在电磁环境中避免产生和辐射干扰信号。
2. 对设备进行屏蔽。
通过金属外壳、屏蔽罩等物理屏蔽措施阻挡干扰信号的入侵，避免对设备的干扰。
3. 采用滤波器。
通过在电源线路、信号线路等位置安装合适的滤波器，滤除干扰信号，保证设备正常运行。
4. 设计地线系统。
建立良好的地线系统，减小地线电阻和电感，避免地回路干扰。
5. 保持设备间距离。
在设备布局和安装时，保持设备间的距离，避免相互干扰。
6. 采用屏蔽材料。
在电磁环境恶劣的情况下，采用特殊的屏蔽材料进行屏蔽，提高设备的抗干扰能力。
综上所述，抗干扰措施的基本原则是通过从源头上防止干扰、物理屏蔽、滤波、地线系统、设备间距离和屏蔽材料等措施，保证设备在电磁环境中正常运行，避免干扰对设备造成影响。
- 1 -。
抗干扰设计的基本原则
抗干扰设计的基本原则
抗干扰设计的基本任务是使系统或装置既不因外界电磁于扰的影响而误动作或丧失功能:
也不向外界发送过大的噪声干扰，以免影响其他系统或装置正常工作，所以其设计主要遵循下列三个原则:
(1)抑制噪声源，直接消除干扰产生的原因:
(2)切断电磁干扰的传递途径，或者提高传递途径对电磁干扰的衰减作用，以消除噪声源和受扰设备之间的噪声耦合;
(3)加强受扰设备抵抗电磁干扰的能力，降低其噪声敏感度。
为实现上述原则，对于具体电磁环境的噪声与干扰的物理性质、噪声产生的机理、噪声的频谱特性、噪声的传递方式、受扰设备本身的抗扰性能等，不仅要有定性了解，还要有定量分析，这样才能得到好的效果。
目前国内外在这方面虽然已有大量实验经验，但在定量方面具体的测试、试验方法还是较少的。
许多问题尚有待进一步研究。
抗干扰配线原则
抗干扰配线原则
为提高电控装置的可靠性，必须从装置的设计、制造以及外部连线等方面采取一些必要的措施。
1.抗静电感应，当控制电路连线与动力电路连线平行很近时，会由于分布电容的耦合，在控制电路中引起静电感应。
预防的方法是将控制电路与动力电路分开走线和采用静电屏蔽措施。
静电屏蔽就是把一个接地的导体插在任在静电耦合的导体之间，例如，控制信号线采用有绝缘外皮的屏蔽导线走线，屏蔽层要接到稳定的接地点上，并要遵守“一点接地”的原则，一般应在信号接收侧接地。
2.抗电磁感应，当动力线中流过大的变化电流时，山于其周围磁场的变化，会在与其邻近的控制电路中引起电磁感应电压而产生下扰，预防的方法是采用电磁屏蔽层和控制信号线采用对绞线。
电磁屏蔽层就是将动力电缆置于铁管(或槽中)，铁管应分段多点接地，这样就减弱了它对邻近控制电路的电磁丁扰c
3.可靠的接地，在施工配线中，还要注意保持系统的公共零线和接地线电位稳定，否则也可能产生干扰。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
抗干扰设计原则大全一电源线布置：1、根据电流大小，尽量调宽导线布线。
2、电源线、地线的走向应与资料的传递方向一致。
3、在印制板的电源输入端应接上10~100μF的去耦电容。
二地线布置：1、数字地与模拟地分开。
2、接地线应尽量加粗，致少能通过3倍于印制板上的允许电流，一般应达2~3mm。
3、接地线应尽量构成死循环回路，这样可以减少地线电位差。
三去耦电容配置：1、印制板电源输入端跨接10~100μF的电解电容，若能大于100μF则更好。
2、每个集成芯片的Vcc和GND之间跨接一个0.01~0.1μF 的陶瓷电容。
如空间不允许，可为每4~10个芯片配置一个1~10μF的钽电容。
3、对抗噪能力弱，关断电流变化大的器件，以及ROM、RAM，应在Vcc和GND间接去耦电容。
4、在单片机复位端“RESET”上配以0.01μF的去耦电容。
5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。
四器件配置：1、时钟发生器、晶振和CPU的时钟输入端应尽量靠近且远离其它低频器件。
2、小电流电路和大电流电路尽量远离逻辑电路。
3、印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。
五功率线、交流线和信号线分开走线功率线、交流线尽量布置在和信号线不同的板上，否则应和信号线分开走线。
六其它原则：1、总线加10K左右的上拉电阻，有利于抗干扰。
2、布线时各条地址线尽量一样长短，且尽量短。
3、PCB板两面的线尽量垂直布置，防相互干扰。
4、去耦电容的大小一般取C=1/F，F为数据传送频率。
5、不用的管脚通过上拉电阻（10K左右）接Vcc，或与使用的管脚并接。
6、发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等）。
7、采用全译码比线译码具有较强的抗干扰性。
为扼制大功率器件对微控制器部分数字元元电路的干扰及数字电路对模拟电路的干扰，数字地`模拟地在接向公共接地点时，要用高频扼流环。
这是一种圆柱形铁氧体磁性材料，轴向上有几个孔，用较粗的铜线从孔中穿过，绕上一两圈,这种器件对低频信号可以看成阻抗为零,对高频信号干扰可以看成一个电感..(由于电感的直流电阻较大,不能用电感作为高频扼流圈). 当印刷电路板以外的信号线相连时，通常采用屏蔽电缆。
对于高频信号和数字信号，屏蔽电缆的两端都接地，低频模拟信号用的屏蔽电缆，一端接地为好。
对噪声和干扰非常敏感的电路或高频噪声特别严重的电路，应该用金属罩屏蔽起来。
铁磁屏蔽对500KHz的高频噪声效果并不明显，薄铜皮屏蔽效果要好些。
使用镙丝钉固定屏蔽罩时，要注意不同材料接触时引起的电位差造成的腐蚀七用好去耦电容集成电路电源和地之间的去耦电容有两个作用：一方面是本集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。
数字电路中典型的去耦电容值是0.1μF。
这个电容的分布电感的典型值是5μH。
0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。
1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。
每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。
最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。
要使用钽电容或聚碳酸酯电容。
去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF,100MHz取0.01μF。
在焊接时去耦电容的引脚要尽量短，长的引脚会使去耦电容本身发生自共振。
例如1000pF的瓷片电容引脚长度为6.3mm时自共振的频率约35MHz，引脚长12.6mm时为32MHz。
八降低噪声和电磁干扰的经验印刷电路板的抗干扰设计原则1.可用串个电阻的办法，降低控制电路上下沿跳变速率。
2.尽量让时钟信号电路周围的电势趋近于0，用地线将时钟区圈起来，时钟线要尽量短。
3.I/O驱动电路尽量靠近印制板边。
4.闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。
5.尽量用45°折线而不用90°折线, 布线以减小高频信号对外的发射与耦合。
6.时钟线垂直于I/O线比平行于I/O线干扰小。
7.元件的引脚要尽量短。
8.石英晶振下面和对噪声特别敏感的元件下面不要走线。
9.弱信号电路、低频电路周围地线不要形成电流环路。
10.需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。
印制板上的一个过孔大约引起0.6pF的电容；一个集成电路本身的封装材料引起2pF~10pF的分布电容；一个线路板上的接插件，有520μH的分布电感；一个双列直插的24引脚集成电路插座，引入4μH~18μH的分布电感。
在电子系统设计中，为了少走弯路和节省时间，应充分考虑并满足抗干扰性的要求，避免在设计完成后再去进行抗干扰的补救措施。
形成干扰的基本要素有三个：（1）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du/dt，di/dt大的地方就是干扰源。
如：雷电、继电器、可控硅、电机、高频时钟等都可能成为干扰源。
（2）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。
典型的干扰传播路径是通过导线的传导和空间的辐射。
（3）敏感器件，指容易被干扰的对象。
如：A/D、D/A变换器，单片机，数字IC，弱信号放大器等。
抗干扰设计的基本原则是：抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰性能。
（类似于传染病的预防）1 抑制干扰源抑制干扰源就是尽可能的减小干扰源的du/dt，di/dt。
这是抗干扰设计中最优先考虑和最重要的原则，常常会起到事半功倍的效果。
减小干扰源的du/dt主要是通过在干扰源两端并联电容来实现。
减小干扰源的di/dt 则是在干扰源回路串联电感或电阻以及增加续流二极管来实现。
抑制干扰源的常用措施如下：（1）继电器线圈增加续流二极管，消除断开线圈时产生的反电动势干扰。
仅加续流二极管会使继电器的断开时间滞后，增加稳压二极管后继电器在单位时间内可动作更多的次数。
（2）在继电器接点两端并接火花抑制电路（一般是RC 串联电路，电阻一般选几K 到几十K，电容选0.01uF），减小电火花影响。
（3）给电机加滤波电路，注意电容、电感引线要尽量短。
（4）电路板上每个IC要并接一个0.01μF～0.1μF 高频电容，以减小IC对电源的影响。
注意高频电容的布线，连线应靠近电源端并尽量粗短，否则，等于增大了电容的等效串联电阻，会影响滤波效果。
（5）布线时避免90度折线，减少高频噪声发射。
（6）可控硅两端并接RC抑制电路，减小可控硅产生的噪声（这个噪声严重时可能会把可控硅击穿的）。
按干扰的传播路径可分为传导干扰和辐射干扰两类。
所谓传导干扰是指通过导线传播到敏感器件的干扰。
高频干扰噪声和有用信号的频带不同，可以通过在导线上增加滤波器的方法切断高频干扰噪声的传播，有时也可加隔离光耦来解决。
电源噪声的危害最大，要特别注意处理。
所谓辐射干扰是指通过空间辐射传播到敏感器件的干扰。
一般的解决方法是增加干扰源与敏感器件的距离，用地线把它们隔离和在敏感器件上加蔽罩。
2 切断干扰传播路径的常用措施如下：（1）充分考虑电源对单片机的影响。
电源做得好，整个电路的抗干扰就解决了一大半。
许多单片机对电源噪声很敏感, 要给单片机电源加滤波电路或稳压器，以减小电源噪声对单片机的干扰。
比如，可以利用磁珠和电容组成π形滤波电路，当然条件要求不高时也可用100Ω 电阻代替磁珠。
（2）如果单片机的I/O口用来控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤波电路）。
控制电机等噪声器件，在I/O口与噪声源之间应加隔离（增加π形滤电路）。
（3）注意晶振布线。
晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。
此措施可解决许多疑难问题。
（4）电路板合理分区，如强、弱信号，数字、模拟信号。
尽可能把干扰源（如电机，继电器）与敏感元件（如单片机）远离。
（5）用地线把数字区与模拟区隔离，数字地与模拟地要分离，最后在一点接于电源地。
A/D、D/A芯片布线也以此为原则，厂家分配A/D、D/A芯片引脚排列时已考虑此要求。
（6）单片机和大功率器件的地线要单独接地，以减小相互干扰。
大功率器件尽可能放在电路板边缘。
（7）在单片机I/O口，电源线，电路板连接线等关键地方使用抗干扰元件如磁珠、磁环、电源滤波器，屏蔽罩，可显著提高电路的抗干扰性能。
3 提高敏感器件的抗干扰性能提高敏感器件的抗干扰性能是指从敏感器件这边考虑尽量减少对干扰噪声的拾取，以及从不正常状态尽快恢复的方法。
提高敏感器件抗干扰性能的常用措施如下：（1）布线时尽量减少回路环的面积，以降低感应噪声。
（2）布线时，电源线和地线要尽量粗。
除减小压降外，更重要的是降低耦合噪声。
（3）对于单片机闲置的I/O口，不要悬空，要接地或接电源。
其它IC的闲置端在不改变系统逻辑的情况下接地或接电源。
（4）对单片机使用电源监控及看门狗电路，如：IMP809，IMP706，IMP813，X25043，X25045等，可大幅度提高整个电路的抗干扰性能。
（5）在速度能满足要求的前提下，尽量降低单片机的晶振和选用低速数字电路。
（6）IC器件尽量直接焊在电路板上，少用IC 座。
................................................................................ ...我先说说我在这方面的经验吧！不当之处请指正，有好经验与心得也请大方贡献！软件方面：1、我习惯于将不用的代码空间全清成“0”，因为这等效于NOP，可在程序跑飞时归位；2、在跳转指令前加几个NOP，目的同1；3、在无硬件WatchDog时可采用软件模拟WatchDog，以监测程序的运行；4、涉及处理外部器件参数调整或设置时，为防止外部器件因受干扰而出错可定时将参数重新发送一遍，这样可使外部器件尽快恢复正确；5、通讯中的抗干扰，可加数据校验位，可采取3取2或5取3策略；6、在有通讯线时，如I^2C、三线制等，实际中我们发现将Data线、CLK线、INH线常态置为高，其抗干扰效果要好过置为低。
硬件方面：1、地线、电源线的部线肯定重要了！2、线路的去偶；3、数、模地的分开；4、每个数字元件在地与电源之间都要104电容；5、在有继电器的应用场合，尤其是大电流时，防继电器触点火花对电路的干扰，可在继电器线圈间并一104和二极管，在触点和常开端间接472电容，效果不错！6、为防I/O口的串扰，可将I/O口隔离，方法有二极管隔离、门电路隔离、光偶隔离、电磁隔离等；7、当然多层板的抗干扰肯定好过单面板，但成本却高了几倍。