流水线技术
合集下载
流水线技术概述
流⽔线技术概述本⽂是对流⽔线技术地基本概念、冒险处理、硬件实现的基本概述。
⾸先我们介绍流⽔线的⼯作原理、组成要求、分类和性能指标，接下来讨论流⽔线的冒险处理，最后我们以MIPS为例，介绍流⽔线数据通路和控制器的实现。
⽬录1. 流⽔线概念针对串⾏执⾏过程中的冗余和瓶颈，我们提出，可以将指令执⾏过程划分为多个阶段，各个阶段可以同时处理操作，这样，每条指令按序通过各段，不同指令的执⾏过程重叠，得到的就是流⽔线。
流⽔线由多个功能段按序组成。
例如，在RISC中，通常包括IF,ID,EX,MEM,WB五个功能段，⽽在CISC中，通常包括IF,ID,OF,EX,WB五个功能段。
理想状况下，流⽔线可以对程序执⾏起到显著的加速作⽤。
例如，有n条指令在m段流⽔线上执⾏，串⾏执⾏的时间为mnt，⽽采⽤流⽔线后，其执⾏时间为(m+n-1)t。
流⽔线在组成上，有三个基本要求。
第⼀，各个段的操作要相互独⽴、相互分离。
因此，每个段的源数据必须来⾃时序部件，结果也要存到时序部件。
实现上，我们设置段间寄存器，其中保存本段的所有后续段需要的本段的数据、地址、命令等。
第⼆，各个流⽔段的操作要同步执⾏。
实现上，我们会设置公共拍时钟，使得段间寄存器被同时写⼊。
拍时钟的周期需要取为各个段长的最⼤值。
第三，各个流⽔段的操作必须⽆冲突，以保证结果正确。
具体⽽⾔，就是消除冒险。
实现上，通过增设部件和控制器，来消除各种冒险。
流⽔线可以按其属性进⾏多种分类。
按处理的级别，可以分为操作级流⽔线、指令级流⽔线、处理机级流⽔线。
按功能，可以分为单功能和多功能流⽔线。
多功能流⽔线的各流⽔段可以进⾏不同的连接，从⽽完成不同的功能。
按⼯作⽅式，可以分为静态流⽔线和动态流⽔线。
静态流⽔线在进⾏功能切换时，必须排空。
显然，动态流⽔线⼀定是多功能流⽔线。
按结构，可以分为线性流⽔线和⾮线性流⽔线。
所谓⾮线性流⽔线，就是其中有部件的复⽤。
按流⼊流出的次序，可以分为顺序流⽔线和乱序流⽔线。
计算机系统结构第3章流水线技术
设计控制逻辑以协调不同阶段之间的操作， 确保指令顺序执行。
流水线调度
根据指令的依赖关系和资源可用性，动态调 度指令到不同的流水线阶段。
GPU设计中的流水线技术
线程级并行
通过划分线程块和线程束，实现线程级并行执行。
数据级并行
将数据划分为多个块，每个块在GPU的多个处理单元上并行处理。
指令级并行
通过指令调度和分支预测，实现指令级并行执行。
硬件资源共享
01
硬件资源共享是指流水线中的多个操作共享相同的硬件资源， 如寄存器、缓冲区等。
02
硬件资源共享能够提高资源利用率，减少硬件开销，降低成本。
需要注意的是，硬件资源。
流水线的性能指标
01
吞吐量
流水线每单位时间内完成的操作数 或任务数。
流水线调度
根据子任务的依赖关系和资源需求，动态调 度子任务到不同的计算节点。
THANKS
感谢观看
将执行结果写回寄 存器或内存。
02
流水线的工作原理
数据流驱动
1
数据流驱动是指流水线中的操作按照数据流动的 方向依次执行，每个操作在完成前需要等待前一 个操作的结果。
2
数据流驱动的优点是能够充分利用数据依赖关系， 减少等待时间，提高流水线的吞吐量。
3
需要注意的是，数据流驱动需要精确控制数据流 动的顺序，以避免出现数据相关和冒险问题。
调试和维护困难
由于流水线中各个阶段是并行处 理的，调试和维护可能会比串行 系统更加困难。
05
流水线技术的应用
CPU设计中的流水线技术
指令划分
将指令划分为多个阶段，每个阶段对应一个 功能单元，从而并行执行多个指令。
数据路径设计
流水线调度
根据指令的依赖关系和资源可用性，动态调 度指令到不同的流水线阶段。
GPU设计中的流水线技术
线程级并行
通过划分线程块和线程束，实现线程级并行执行。
数据级并行
将数据划分为多个块，每个块在GPU的多个处理单元上并行处理。
指令级并行
通过指令调度和分支预测，实现指令级并行执行。
硬件资源共享
01
硬件资源共享是指流水线中的多个操作共享相同的硬件资源， 如寄存器、缓冲区等。
02
硬件资源共享能够提高资源利用率，减少硬件开销，降低成本。
需要注意的是，硬件资源。
流水线的性能指标
01
吞吐量
流水线每单位时间内完成的操作数 或任务数。
流水线调度
根据子任务的依赖关系和资源需求，动态调 度子任务到不同的计算节点。
THANKS
感谢观看
将执行结果写回寄 存器或内存。
02
流水线的工作原理
数据流驱动
1
数据流驱动是指流水线中的操作按照数据流动的 方向依次执行，每个操作在完成前需要等待前一 个操作的结果。
2
数据流驱动的优点是能够充分利用数据依赖关系， 减少等待时间，提高流水线的吞吐量。
3
需要注意的是，数据流驱动需要精确控制数据流 动的顺序，以避免出现数据相关和冒险问题。
调试和维护困难
由于流水线中各个阶段是并行处 理的，调试和维护可能会比串行 系统更加困难。
05
流水线技术的应用
CPU设计中的流水线技术
指令划分
将指令划分为多个阶段，每个阶段对应一个 功能单元，从而并行执行多个指令。
数据路径设计
流水线技术-向量处理机
流水线技术广泛应用于计算机硬件和软件领域，如CPU、GPU和编译器优化等。 通过合理地划分任务和调度执行顺序，流水线技术可以显著提高程序的执行效率 和响应速度。
向量处理机概述
向量处理机是一种专门用于处理大规模向量运算的计算机系 统。它通过并行处理多个数据元素，能够高效地完成矩阵运 算、信号处理、图像处理等计算密集型任务。
流水线并行处理
01
02
03
数据并行
将数据划分为多个子集， 每个子集在流水线的一个 阶段进行处理，实现数据 并行处理。
任务并行
将任务划分为多个子任务， 每个子任务在流水线的一 个阶段进行处理，实现任 务并行处理。
指令并行
在同一时间内，流水线可 以执行多个指令，实现指 令并行处理。
流水线冲突解决
数据冲突
并行处理单元
增加并行处理单元，如多核处理器、GPU等，进一步提高计算性能。
05
流水线技术-向量处理机的应用场景
科学计算
数值模拟
向量处理机在科学计算中广泛应用于数 值模拟，如流体动力学、气象预报、地 震数据处理等。
VS
统计分析
向量处理机能够高效处理大规模数据集， 适用于统计分析、数据挖掘等领域。
图像处理
图像增强
向量处理机能够并行处理像素数据，适用于 图像增强技术，如锐化、色彩校正等。
图像分析
在图像识别和目标检测等任务中，向量处理 机能够加速特征提取和比对过程。
机器学习
模型训练
向量处理机能够高效处理大规模数据和矩阵运算，适用于机器学习模型的训练和推理。
并行算法
向量处理机支持并行算法，能够加速机器学习算法的实现和优化。
向量处理机通常采用特殊的硬件架构和指令集，以最大化并 行处理能力。它通过将数据存储在特殊的向量寄存器中，并 执行一组长指令来处理这些数据，从而实现高效的向量计算 。
向量处理机概述
向量处理机是一种专门用于处理大规模向量运算的计算机系 统。它通过并行处理多个数据元素，能够高效地完成矩阵运 算、信号处理、图像处理等计算密集型任务。
流水线并行处理
01
02
03
数据并行
将数据划分为多个子集， 每个子集在流水线的一个 阶段进行处理，实现数据 并行处理。
任务并行
将任务划分为多个子任务， 每个子任务在流水线的一 个阶段进行处理，实现任 务并行处理。
指令并行
在同一时间内，流水线可 以执行多个指令，实现指 令并行处理。
流水线冲突解决
数据冲突
并行处理单元
增加并行处理单元，如多核处理器、GPU等，进一步提高计算性能。
05
流水线技术-向量处理机的应用场景
科学计算
数值模拟
向量处理机在科学计算中广泛应用于数 值模拟，如流体动力学、气象预报、地 震数据处理等。
VS
统计分析
向量处理机能够高效处理大规模数据集， 适用于统计分析、数据挖掘等领域。
图像处理
图像增强
向量处理机能够并行处理像素数据，适用于 图像增强技术，如锐化、色彩校正等。
图像分析
在图像识别和目标检测等任务中，向量处理 机能够加速特征提取和比对过程。
机器学习
模型训练
向量处理机能够高效处理大规模数据和矩阵运算，适用于机器学习模型的训练和推理。
并行算法
向量处理机支持并行算法，能够加速机器学习算法的实现和优化。
向量处理机通常采用特殊的硬件架构和指令集，以最大化并 行处理能力。它通过将数据存储在特殊的向量寄存器中，并 执行一组长指令来处理这些数据，从而实现高效的向量计算 。
3-2 流水线技术
IF
ID
IF
EX
MEM
WB
IF ID IF EX ID IF MEM EX ID IF WB MEM EX ID WB MEM EX
stall stall
3、控制冲突
由分支指令引起的延迟称为分支延迟。 分支指令在目标代码中出现的频度很高，性能 损失很大。
据统计，每3～4条指令就有一条是分支指令。 假设：分支指令出现的频度是30％， 流水线理想 CPI＝1， 那么：流水线的实际 CPI ＝ 1.9。系统性能损失将 近50%！
分支指令 分支目标指令 分支目标指令+1 分支目标指令+2 分支目标指令+3 IF ID IF EX MEM WB IF ID IF EX ID IF MEM EX ID IF WB MEM EX ID WB MEM EX
stall stall
简单处理分支指令：分支失败的情况
分支指令
分支后继指令 分支后继指令+1 分支后继指令+2 分支后继指令+3
将计算结果写入R1
6
7
8
9
MEM WB EX MEM ID IF EX ID IF
WB MEM WB EX MEM WB ID EX MEM
读R1
WB
（1）数据相关冲突的3种类型
根据指令读访问和写访问的顺序，可以将数据 冲突分为3种类型： 考虑两条指令i和j ，且i在j之前进入流水线， 可能发生的数据冲突有：
写后读冲突（RAW）：在 i 写入之前，j 先去读。
j 读出的内容是错误的。这是最常见的一种数据
冲突，它对应于真数据相关。
数据相关冲突的3种类型
写后写冲突（WAW）：在 i 写入之前，j 先写。最
计算机组成与结构第9章 流水线技术
9.3.2
1.
向量处理机的指令系统一般应包含有向量型和标量型两 类指令。 向量型运算类指令一般又可以有如下几种：
向量V1运算得向量V2， 如V2=SIN(V1)；
n
向量V运算得标量S， 如S Vi ；
i 1
向量V1与向量V2运算得向量V3，如V3=V1∧V2；
向量V1与标量S运算得向量V2， 如V2=S*V1。
从时—空图分析实际的吞吐率
2. 效率
流水线的效率是指流水线中的设备实际使用时间占整个运
行时间之比，也称流水线设备的时间利用率。由于流水线存 在有建立时间和排空时间(最后一个任务流入到流出的时间)， 在连续完成n个任务的时间里，各段并不总是满负荷工作的。
如果是线性流水线，且各段经过时间相同，如图5.22那样，
B一次相关与二次相关
B一次、 二次相关的推后处理
B相关专用通路法
9.2 流 水 方 式
9.2.1 基本概念
1. 流水是重叠的引申
指令分解为“分析”与“执行”子过程
流水处理
流水和重叠的区别
“一次重叠”把指令的解释过程分解成“分析”和“执行”两个子过 程，流水则分成更多个子过程。 “一次重叠”同时解释两条指令，流水可同时解释多条指令。 流水每个子过程经过的时间Δt越小，流水线的最大吞吐率就越高
则在T时间里，流水线各段的效率都相同，均为η0，即
1
2
m
nt0 T
mnn10
整个流水线的效率
12 m m0 mnt0
m
m mT
式中，分母m·T是时—空图中m个段和流水总时间T所围成的 总面积，分子m·nΔt0则是时—空图中n个任务实际占用的总面
积。因此，从时—空图上看，效率实际上就是n个任务占 用的时—空区面积和m个段总的时—空区面积之比。显
流水线技术
8.2
8.2.1
流水线的分类方法
流水线的分级
根据使用流水线的级别差异，可以把流水线分为功能 部件级、处理机级和处理机之间级等多种流水线类型。
⑴ 功能部件级流水线
所谓功能部件级流水线，又称为运算操作流水线
(arithmetic pipelines)。图8-5中的浮点加法器就是一种典
型的功能部件级流水线。要提高执行部件执行算术逻辑运 算操作的速度，除了在运算操作部件中采用流水线之外， 还可以设置多个独立的操作部件，并通过这些操作部件的 并行工作，来提高处理机执行算术逻辑运算的速度。
可见，当流水线的各段执行时间不相等时，流水线的吞吐率 主要由执行时间最长的“瓶颈”流水段决定，这种流水结构
显然会造成机器资源的浪费。
解决方法：
⑴ 将“瓶颈段”进一步细分，消除“瓶颈”。
⑵ 若由于结构等方面的原因，“瓶颈段”无法再细分时，
可通过重复设置“瓶颈段”的方法，用多段并行工作的方 法来解决，见教材。
∴ 流水线的实际吞吐率为：
n TP (k n 1)t
当任务数n>>段数k时（取n→∞时），可得最大吞吐率为：
TPmax
n 1 lim n ( k n 1) t t
2. 各段执行时间不相等的流水线 (如图)
这时, 流水线的传送时钟周期应当为：
t Max(t1 , t 2 , t 3 , t 4 )
3 流水线的特点
⑴ 把一个任务(一条指令或一个操作)分解为几个有联系的子 任务，每个子任务由一个专门的功能部件来实现，依靠多 个功能部件并行工作来缩短程序的执行时间。 ⑵ 由于流水线中每一个流水段的延迟时间不可能绝对相等， 再加上电路的延迟时间和时钟等都存在偏移，因此，流水 段之间传送任务时，必须通过锁存器。 ⑶ 流水线中各功能段的延迟时间应尽量相等，否则将引起堵 塞、断流。流水线的瓶颈，会造成流水线中的其它功能部 件不能充分发挥作用。
处理器流水线的概念和相关技术
IF ID EX MEM WB IF ID EX MEM WB IF ID EX MEM WB
IF ID EX MEM WB
28
动态调度
❖ 有些信息在译码时难以确定，如是否发生异 常、访存操作需要多少周期等，静态调度就 不能完成。
❖ 动态调度：硬件会重新安排指令的执行顺序 以减少停顿并同时保持数据流和异常行为。
❖ •乱序执行： •指令进入是有序的 •执行可以乱序，只要没有相关就可执行，多条 指令同时执行 •结束可以乱序，也可以有序（主要是精确例外 的需要），乱序结束会导致WAR相关（静态 流水线中只有RAW和WAW相关）
30
Tomasulo算法
❖ IBM 360/91中首次使用，由Robert Tomasulo提出 的一种支持乱序执行的高级方案。它会跟踪指令的 操作数何时可用，将RAW冒险降至最低，并在硬件 中引入寄存器重命名功能，将WAW和WAR冒险降 至最低。
24
编译器调度（静态调度）
❖ 插入阻塞对于流水线来说仍然是暂停了流水 线的执行。既然转发技术无法消除指令序列 中所包含的这种暂停，那么能否让编译器在 进行代码生成时就消除这些潜在的暂停呢？
❖ 实际上，编译器的确可以通过重新组织代码 顺序来消除这种暂停。通常称这种重新组织 代码顺序消除暂停的技术为 指令调度 （instruction scheduling）。
令需要等待DADD在WB阶段写回数据后才
可以执行。
15
2.4 数据冒险的解决办法
❖ 根据指令中读写访问的顺序，可以将数据冒 险分为三类。分别是:
❖ 写后读（RAW） ❖ 写后写 (WAW) ❖ 读后写 (WAR)
16
写后读冒险（RAW: Read After Write）
IF ID EX MEM WB
28
动态调度
❖ 有些信息在译码时难以确定，如是否发生异 常、访存操作需要多少周期等，静态调度就 不能完成。
❖ 动态调度：硬件会重新安排指令的执行顺序 以减少停顿并同时保持数据流和异常行为。
❖ •乱序执行： •指令进入是有序的 •执行可以乱序，只要没有相关就可执行，多条 指令同时执行 •结束可以乱序，也可以有序（主要是精确例外 的需要），乱序结束会导致WAR相关（静态 流水线中只有RAW和WAW相关）
30
Tomasulo算法
❖ IBM 360/91中首次使用，由Robert Tomasulo提出 的一种支持乱序执行的高级方案。它会跟踪指令的 操作数何时可用，将RAW冒险降至最低，并在硬件 中引入寄存器重命名功能，将WAW和WAR冒险降 至最低。
24
编译器调度（静态调度）
❖ 插入阻塞对于流水线来说仍然是暂停了流水 线的执行。既然转发技术无法消除指令序列 中所包含的这种暂停，那么能否让编译器在 进行代码生成时就消除这些潜在的暂停呢？
❖ 实际上，编译器的确可以通过重新组织代码 顺序来消除这种暂停。通常称这种重新组织 代码顺序消除暂停的技术为 指令调度 （instruction scheduling）。
令需要等待DADD在WB阶段写回数据后才
可以执行。
15
2.4 数据冒险的解决办法
❖ 根据指令中读写访问的顺序，可以将数据冒 险分为三类。分别是:
❖ 写后读（RAW） ❖ 写后写 (WAW) ❖ 读后写 (WAR)
16
写后读冒险（RAW: Read After Write）
高性能计算中的流水线技术分析(一)
高性能计算中的流水线技术分析随着科技的发展和数据量的不断增长，高性能计算成为当代信息技术领域的重要组成部分。
在高性能计算中，流水线技术起到了至关重要的作用。
本文将从流水线的定义、原理、优势和应用等方面进行深入分析。
一、流水线的定义和原理流水线技术是一种将一个复杂的任务分为多个子任务，通过多个阶段分别处理的技术。
它的运行原理是将输入的任务划分成若干个阶段，每个阶段处理一个任务，并通过将每个任务传递给下一个阶段，实现任务的并行处理。
流水线技术可以提高系统的整体性能和处理效率。
二、流水线技术的优势1. 提高处理效率：流水线技术能够将复杂任务分解成多个简单任务，在每个阶段都能并行处理多个任务，从而提高整体的处理效率。
2. 实现指令重叠：在流水线中，每个阶段都可以同时处理不同的任务，从而实现指令的重叠执行，提高了系统的吞吐量。
3. 减少资源闲置：由于流水线技术可以同时处理多个任务，并且每个阶段都可以开始下一个任务，所以能够减少资源的闲置时间，提高系统的利用率。
三、流水线技术的应用1. CPU设计中的流水线技术：在计算机的CPU设计中，流水线技术广泛应用。
将计算机指令划分为取指令、译码、执行、写回等阶段，并在每个阶段同时处理指令，提高了CPU的计算性能。
2. 图像处理中的流水线技术：在图像处理领域，流水线技术可以将图像处理任务划分为多个阶段，如图像读取、图像滤波、图像增强等，并通过并行处理，快速完成大规模的图像处理任务。
3. 云计算系统中的流水线技术：在云计算系统中，流水线技术可以将用户请求的处理过程划分为多个阶段，如请求接收、请求解析、资源分配等，并将每个阶段分别处理，提高了系统的响应速度和处理能力。
四、流水线技术的挑战和解决方案1. 数据依赖：在流水线中，不同任务之间可能存在依赖关系，导致任务的执行顺序发生变化，从而影响并行处理效果。
解决方案是通过增加冲突检测和处理的机制，在保证数据一致性的前提下实现最大程度的并行处理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(5) 流水技术适合于大量重复的时序过程，只有输入 端能连续地提供任务，流水线的效率才能充分发 挥。
DLX的基本流水线
DLX的一种简单实现 首先讨论在不流水的情况下，如何实现DLX。
1. 实现DLX指令的一种简单数据通路
2.取指令周期（IF） IR ← Mem[PC] NPC ← PC＋4
(2) 每个子过程由专用的功能段实现；
(3) 各个功能段所需时间应尽量相等，否则，时间长 的功能段将成为流水线的瓶颈，会造成流水线的 “堵塞”和“断流”。这个时间一般为一个时钟
周期（拍）； (4) 流水线需要有“通过时间”（第一个任务流出结果 所需的时间），在此之后流水过程才进入稳定工作状 态，每一个时钟周期（拍）流出一个结果；
◆ Load 指令
6
26
Regs[IR11操.作.1码5] ← LMD与 PC 相加的偏移量
跳转，跳转并链接，从异常（exception）处自陷和返回。
图 2.13 DLX 的指令格式布局
寄存器―寄存器型 ALU 指令 Regs[IR16 ..20] ← ALUOutput
寄存器―立即值型 ALU 指令 Regs[IR11 ..15] ← ALUOutput
16 ..31寄存器－寄存器 ALU 操作：rdrs1 func rs2；
操作
函数对数据的操作进行编码：加、减、； 对特殊寄存器的读/写和移动。
指令译码和读寄存器是并行J进类型行指令的。之所
以能做到这一点，是因为在DLX操指作6 码令格式中与，PC
26 相加的偏移量
操作码在固定位置。这种技术也称跳转，为跳转固并链定接，字从异段常（exception）处自陷和返回。
Load 指令 Regs[IR11 ..15] ← LMD
DLX的基本流水线
按时间错开的数据通路序列
采用流水技术还应解决好以下几个问题：
（1）应保证不会在同一个时钟周期内在同一数据
通路资源上做不同的操作。
例如，不能要求一个ALU同时既做有效
地址计算，又做减法操作。
上述简单DLX流水线中：
◆ 指令存储器（IM）和数据存储器（DM）分
LW R1, 30 (R2) 载入整型字 Regs[R1] ←32 Mem[30+Regs[R2]]
SW 500 (R4), R3 储存整型字 Mem[500+Regs[R4]] ←32 Regs[R3]
◆ 分支操作 if（cond）PC ← ALUOutput else PC ← NPC
BEQZ R4 ,name “等于0”分支
操作
I 类型指令
6
5
5
操作码 rs1
rd
16 立即值
（2）指令译码/读寄存器周期（ID） 字节、半字、字的载入和储存；
A ← Regs[IR6 ..10]
rdrs1 op 立即值。 R 类型指令
B ← Regs[IR11 ..15]
6
5
5
5
11
操作码 rs1 rs2 rd
Func
Imm ← (IR ) ## IR 16 16
◆ 寄存器―寄存器6型 ALU5 指令5 5
11
操作码 rs1
rs2
rd
Func
Regs[IR16寄.存.2器0]－寄←存器
ALUOutput
ALU 操作：rdrs1 func
rs2；
◆
寄存器―立即值型 ALU 指令 函数对数据的操作进行编码：加、减、； 对特殊寄存器的读/写和移动。
Regs[IR11J.类.1型5指]令← ALUOutput
◆ 寄存器―立即值 ALU 操作 ALUOutput ← A op Imm
I 类型指令
6
5
5
操作码 rs1
rd
16 立即值
字节、半字、字的载入和储存； rdrs1 op 立即值。
R 类型指令
6
5
5
5
11
操作码 rs1
rs2
rd
Func
寄存器－寄存器 ALU 操作：rdrs1 func rs2； 函数对数据的操作进行编码：加、减、； 对特殊寄存器的读/写和移动。
流水线技术
指令流水线
把指令的解释过程分解为“分析”和“执行” 两个子过程，并让这两个子过程分别用独立的分 析部件和执行部件来实现。
理想情况：速度提高一倍
流水技术 流水技术是指：将一个重复的时序过程分解
成为若干个子过程，而每个子过程都可有效地在 其专用功能段上与其他子过程同时执行。
流水技术的特点 (1) 流水过程由多个相联系的子过程组成，每个 子过程称为流水线的“级”或“段”。“段” 的数目称为流水线的“深度”。
if (Regs[R4]==0) PC ← name; ((PC+4)-215) ≤ name ≤((PC+4)+215)
I 类型指令
6
5
5
操作码 rs1
rd
16 立即值
（5）写回周期（WB）字节、半字、字的载入和储存；
rdrs1 op 立即值。
不同指令在该周期完成的工作也不一样。 R 类型指令
J 类型指令
6 操作码
26 与 PC 相加的偏移量
跳转，跳转并链接，从异常（exception）处自陷和返回。
图 2.13 DLX 的指令格式布局
◆ 分支操作 ALUOutput ← NPC＋Imm Cond ← (A op 0)
◆ 存储器访问 LMD ← Mem[ALUOutput]
或 Mem [ALUOutput] ← B
但分支指令也可能改变PC的值，而且是 在MEM段进行，这会导致冲突。
为解决问题，我们重新组织数据通路，把所有改变 PC值的操作都放在IF段进行。
译码。
图 2.13 DLX 的指令格式布局
（3）执行/有效地址计算周期（EX） 在这个周期，不同的指令有不同的操作。
◆ 存储器访问 LW R1, 30 (R2) Regs[R1] ←32 Mem[30+Regs[R2]]
ALUOutput ← A＋Imm
载入整型字
◆ 寄存器―寄存器 ALU 操作 Add R1, R2, R3 ALUOutput ← A op B Regs[R1] ← Regs[R2] + Regs[R3]
开，避免了访存冲突。
◆ ID段和WB段都要访问同一寄存器文件。
ID段：读
WB段：写
如何解决对同一寄存器的访问冲突？
◆ 没有考虑 PC 问题 流水线为了能够每个时钟周期启动一条
新的指令，就必须在每个时钟周期进行PC值 的加4操作，并保留新的PC值。这种操作必 须在IF段完成，以便为取下一条指令做好准 备。
DLX的基本流水线
DLX的一种简单实现 首先讨论在不流水的情况下，如何实现DLX。
1. 实现DLX指令的一种简单数据通路
2.取指令周期（IF） IR ← Mem[PC] NPC ← PC＋4
(2) 每个子过程由专用的功能段实现；
(3) 各个功能段所需时间应尽量相等，否则，时间长 的功能段将成为流水线的瓶颈，会造成流水线的 “堵塞”和“断流”。这个时间一般为一个时钟
周期（拍）； (4) 流水线需要有“通过时间”（第一个任务流出结果 所需的时间），在此之后流水过程才进入稳定工作状 态，每一个时钟周期（拍）流出一个结果；
◆ Load 指令
6
26
Regs[IR11操.作.1码5] ← LMD与 PC 相加的偏移量
跳转，跳转并链接，从异常（exception）处自陷和返回。
图 2.13 DLX 的指令格式布局
寄存器―寄存器型 ALU 指令 Regs[IR16 ..20] ← ALUOutput
寄存器―立即值型 ALU 指令 Regs[IR11 ..15] ← ALUOutput
16 ..31寄存器－寄存器 ALU 操作：rdrs1 func rs2；
操作
函数对数据的操作进行编码：加、减、； 对特殊寄存器的读/写和移动。
指令译码和读寄存器是并行J进类型行指令的。之所
以能做到这一点，是因为在DLX操指作6 码令格式中与，PC
26 相加的偏移量
操作码在固定位置。这种技术也称跳转，为跳转固并链定接，字从异段常（exception）处自陷和返回。
Load 指令 Regs[IR11 ..15] ← LMD
DLX的基本流水线
按时间错开的数据通路序列
采用流水技术还应解决好以下几个问题：
（1）应保证不会在同一个时钟周期内在同一数据
通路资源上做不同的操作。
例如，不能要求一个ALU同时既做有效
地址计算，又做减法操作。
上述简单DLX流水线中：
◆ 指令存储器（IM）和数据存储器（DM）分
LW R1, 30 (R2) 载入整型字 Regs[R1] ←32 Mem[30+Regs[R2]]
SW 500 (R4), R3 储存整型字 Mem[500+Regs[R4]] ←32 Regs[R3]
◆ 分支操作 if（cond）PC ← ALUOutput else PC ← NPC
BEQZ R4 ,name “等于0”分支
操作
I 类型指令
6
5
5
操作码 rs1
rd
16 立即值
（2）指令译码/读寄存器周期（ID） 字节、半字、字的载入和储存；
A ← Regs[IR6 ..10]
rdrs1 op 立即值。 R 类型指令
B ← Regs[IR11 ..15]
6
5
5
5
11
操作码 rs1 rs2 rd
Func
Imm ← (IR ) ## IR 16 16
◆ 寄存器―寄存器6型 ALU5 指令5 5
11
操作码 rs1
rs2
rd
Func
Regs[IR16寄.存.2器0]－寄←存器
ALUOutput
ALU 操作：rdrs1 func
rs2；
◆
寄存器―立即值型 ALU 指令 函数对数据的操作进行编码：加、减、； 对特殊寄存器的读/写和移动。
Regs[IR11J.类.1型5指]令← ALUOutput
◆ 寄存器―立即值 ALU 操作 ALUOutput ← A op Imm
I 类型指令
6
5
5
操作码 rs1
rd
16 立即值
字节、半字、字的载入和储存； rdrs1 op 立即值。
R 类型指令
6
5
5
5
11
操作码 rs1
rs2
rd
Func
寄存器－寄存器 ALU 操作：rdrs1 func rs2； 函数对数据的操作进行编码：加、减、； 对特殊寄存器的读/写和移动。
流水线技术
指令流水线
把指令的解释过程分解为“分析”和“执行” 两个子过程，并让这两个子过程分别用独立的分 析部件和执行部件来实现。
理想情况：速度提高一倍
流水技术 流水技术是指：将一个重复的时序过程分解
成为若干个子过程，而每个子过程都可有效地在 其专用功能段上与其他子过程同时执行。
流水技术的特点 (1) 流水过程由多个相联系的子过程组成，每个 子过程称为流水线的“级”或“段”。“段” 的数目称为流水线的“深度”。
if (Regs[R4]==0) PC ← name; ((PC+4)-215) ≤ name ≤((PC+4)+215)
I 类型指令
6
5
5
操作码 rs1
rd
16 立即值
（5）写回周期（WB）字节、半字、字的载入和储存；
rdrs1 op 立即值。
不同指令在该周期完成的工作也不一样。 R 类型指令
J 类型指令
6 操作码
26 与 PC 相加的偏移量
跳转，跳转并链接，从异常（exception）处自陷和返回。
图 2.13 DLX 的指令格式布局
◆ 分支操作 ALUOutput ← NPC＋Imm Cond ← (A op 0)
◆ 存储器访问 LMD ← Mem[ALUOutput]
或 Mem [ALUOutput] ← B
但分支指令也可能改变PC的值，而且是 在MEM段进行，这会导致冲突。
为解决问题，我们重新组织数据通路，把所有改变 PC值的操作都放在IF段进行。
译码。
图 2.13 DLX 的指令格式布局
（3）执行/有效地址计算周期（EX） 在这个周期，不同的指令有不同的操作。
◆ 存储器访问 LW R1, 30 (R2) Regs[R1] ←32 Mem[30+Regs[R2]]
ALUOutput ← A＋Imm
载入整型字
◆ 寄存器―寄存器 ALU 操作 Add R1, R2, R3 ALUOutput ← A op B Regs[R1] ← Regs[R2] + Regs[R3]
开，避免了访存冲突。
◆ ID段和WB段都要访问同一寄存器文件。
ID段：读
WB段：写
如何解决对同一寄存器的访问冲突？
◆ 没有考虑 PC 问题 流水线为了能够每个时钟周期启动一条
新的指令，就必须在每个时钟周期进行PC值 的加4操作，并保留新的PC值。这种操作必 须在IF段完成，以便为取下一条指令做好准 备。