触发器功能模拟
D触发器的设计和仿真报告
实验一、D触发器的设计和仿真一、实验目的1、学习模拟数字电路单元的基本设计方法，其中包括反相器、传输门、与非门。
2、学习Cadence工具下电路设计的基本操作和方法，包括电路图的编辑以及仿真调试过程。
二、实验内容本实验通过设计一个异步清零的D触发器电路学习Cadence工具下电路的设计和仿真方法。
实验内容包括：1.熟悉Cadence界面及基本的建立新的cell文件等基本过程；2.完成反相器、与非门、传输门电路的设计，并进行波形仿真，根据波形验证功能是否实现；3.在此基础上，完成各个单元电路symbol的建立；4.利用建立的单元电路symbol完成D触发器电路的设计和仿真；5.利用Cadence的仿真环境得到波形，分析仿真结果。
该电路设计采用上华CSMC0.5umCMOS工艺设计，工作电压5V。
三、实验原理工作过程如下：当CLK的上升沿到达时，C=1、C`=0,T1变为截止、TG2变为导通。
由于反相器G1输入电容的存储效应，G1输入端的电压不会立刻改变，于是Q1在T1变为截止前的状态被保存下来。
同时，随着T4变为截止、T3变为导通，Q1的状态通过T3和G3、G4送到了输出端，使Q*=D（CLK上升沿到达时D的状态）。
因此，这是一个上升沿出发的D触发器。
四、实验步骤1、登陆到UNIX系统。
在登陆界面，输入用户名stu01和密码123456。
2、Cadence的启动。
登录进去之后，点击Terminal出现窗口，输入icfb命令，启动Cadence软件。
3、原理图的输入。
（1）Composer的启动。
在CIW窗口新建一个单元的Schematic视图。
（2）添加器件。
在comparator schematic窗口点击Add-Instance或者直接点i,就可以选择所需的器件。
（3）添加连线。
执行Add-Wire，将需要连接的部分用线连接起来。
（4）添加管脚。
执行Add-Pin和直接点p，弹出添加管脚界面。
《EDA技术及应用》实验指导书
实验一组合逻辑器件设计一、实验目的1、通过一个简单的3－8译码器的设计,掌握组合逻辑电路的设计方法。
2、掌握组合逻辑电路的静态测试方法。
3、初步了解QUARTUS II原理图输入设计的全过程。
二、实验主要仪器与设备1、输入：DIP拨码开关3位。
2、输出：LED灯。
3、主芯片：EP1K10TC100－3。
三、实验内容及原理三-八译码器即三输入，八输出。
输出与输入之间的对应关系如表1-1-1所示。
表1-1 三-八译码器真值表四、预习要求做实验前必须认真复习数字电路中组合逻辑电路设计的相关内容（编码器、译码器）。
五、实验步骤1、利用原理图设计输入法画图1-1-1。
2、选择芯片ACEX1K EP1K10TC100-3。
3、编译。
4、时序仿真。
5、管脚分配，并再次编译。
6、实验连线。
7、编程下载，观察实验结果。
图1-1 三-八译码器原理图六、实验连线用拨码开关的低三位代表译码器的输入（A，B，C），将之与EP1K10TC100-3的管脚相连；用LED灯来表示译码器的输出（D0～D7），将之与EP1K10TC100-3芯片的管脚相连。
拨动拨档开关，可以观察发光二极管与输入状态的对应关系同真值表中所描述的情况是一致的。
七、实验结果八、思考题在输入端加入使能端后应如何设计？附：用硬件描述语言完成译码器的设计：：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY T2 ISPORT(A: IN STD_LOGIC_VECTOR(2 DOWNTO 0);Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END T2;ARCHITECTURE A OF T2 ISBEGINWITH A SELECTY <= "00000001" WHEN "000","00000010" WHEN "001","00000100" WHEN "010","00001000" WHEN "011","00010000" WHEN "100","00100000" WHEN "101","01000000" WHEN "110","10000000" WHEN OTHERS;END A;实验二组合电路设计一、实验目的1、掌握组合逻辑电路的设计方法。
触发器集成电路设计Cadence软件模拟仿真
专业综合技能训练报告——JK触发器的设计一、实验目的：1、熟悉UNIX的概念与基本操作;2、掌握Cadence软件的基本操作;3、了解Schematic设计环境4、掌握原理图的设计方法5、熟悉前仿真参数设置和仿真步骤6、学会验证仿真结果二、实验原理1、JK触发器的构造及功能：触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
本次是用MOS器件设计一个JK触发器，通过JK 触发器的功能设计电路图，再转换为MOS 器件的电路。
触发器是一个具有记忆功能的二进制信息存储器件，是构成多种时序电路的最基本逻辑单元。
触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。
由于采用的电路结构形式不同，触发信号的触发方式也不一样。
根据触发方式触发器可分为电平触发、脉冲触发和边沿触发。
电平触发方式结构简单、触发速度快。
在时钟信号有效电平期间（CLK=1 或CLK=0），触发器总是处于可翻转状态，输入信号的变化都会引起触发器状态的变化。
在时钟信号无效电平期间，触发器状态保持不变。
因此，在时钟信号有效电平宽度较宽时，触发器会连续不停地翻转。
如果要求每来一个CLK 脉冲触发器仅翻转一次的话，则对时钟脉的有效电平的宽度要求极为苛刻，所以实际中应用并不广泛。
边沿触发方式的特点是：触发器只在时钟跳转时刻发生翻转，而在C=1 或C=0 期间，输入端的任何变化都不影响输出。
主从型JK 触发器:由主从型JK 触发器转换的各种功能的触发器都属于主从触发方式。
这种触发方式的工作特点是：克服了在CLK 有效电平期间多次翻转现象，具有一次翻转特性。
就是说，在CLK 有效电平期间，主触发器接受了输入信号发生一次翻转后，主触发器状态就一直保持不变，也不再随输入信号J.K的变化而变化。
一次翻转特性有利有弊：利在于克服了空翻现象；弊是带来了抗干扰能力差的问题。
fpga触发器及计数器实验报告
XX电力学院FPGA应用开发实验报告实验名称：触发器与计数器专业：电子科学与技术姓名：班级：学号：1.触发器功能的模拟实现实验目的：1．掌握触发器功能的测试方法。
2．掌握基本RS触发器的组成及工作原理。
3．掌握集成JK触发器和D触发器的逻辑功能及触发方式。
4．掌握几种主要触发器之间相互转换的方法。
5．通过实验，体会EPLD芯片的高集成度和多I/O口。
实验说明：将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集一个FPGA芯片中模拟其功能，并研究其相互转化的方法。
实验的具体实现要连线测试，实验原理如图所示：2.计数器在VHDL中，可以用Q<=Q+1简单地实现一个计数器，也可以用LPM来实现。
下面分别对这两种方法进行介绍。
方法一：第1步：新建一个Quartus项目。
第2步：建立一个VHDL文件，实现一个8位计数器。
计数器从“00000000”开始计到“11111111”，计数器的模是256。
计数器模块还需要包含一个时钟clock、一个使能信号en、一个异步清0信号aclr和一个同步数据加载信号sload。
模块符号如下图所示：第3步：VHDL代码如下：第4步：将VHDL文件另存为counter_8bit.vhd，并将其设定为项目的最顶层文件，再进行语法检查。
第5步：语法检查通过以后，用KEY[0]表示clock，SW[7..0]表示data，SW[8~10]分别表示en、sload和aclr；LEDR[7..0]表示q。
第6步：引脚分配完成后，编译并下载。
第7步：修改上述代码，把计数器的模更改为100，应如何操作。
模为100的计数器，VHDL代码如下：方法二：使用LPM实现8位计数器。
LPM是指参数化功能模块，用LPM可以非常方便快捷地实现一个计数器。
第1步：选择Tools->MegaWizard Plug-In Manager命令，打开如下图所示的对话框。
第2步：直接单击Next按钮，出现如下图所示的对话框。
t触发器的逻辑功能
t触发器的逻辑功能
T触发器是一种常见的电子电路元件，它可以完成一些简单的逻辑功能。
T触发器由一个触发端口和两个输出端口组成，其功能是当触发端口为低电平时，输出端口T1输出高电平，T2输出低电平，当触发端口为高电平时，T1输出低电平，T2输出高电平。
T触发器可以模拟NAND、NOR、异或、异或非门等多种逻辑门，其结构可以简化为T1 = AB，T2 = A+B，其中A和B分别为触发端口和输出端口。
一般来说，T触发器是由晶体管构成的，晶体管的两个极性分别对应T1和T2端口，晶体管的放大器级会影响触发器的功能，放大器级可以分为低电平触发、高电平触发和双电平触发，根据实际应用需求，选择不同的放大器级即可实现功能的相应变化。
T触发器的逻辑功能可用于一些比较简单的电路控制，比如实现反相、延时、抑制、合成等功能，甚至可用于一些复杂的系统控制，比如可以实现系统的自动恢复功能，当发生系统故障时，T触发器可以检测出故障，并启动保护功能，以恢复系统的正常运行。
T触发器的应用不仅仅限于电路控制，还可以用于信号处理、检测和调制变频等领域。
在信号处理方面，T触发器可以用于信号开关、滤波、延时、延迟器等应用，可以改善信号的扩展性、增强稳定性和准确性；在检测方面，T触发器可以用于测量信号的时钟、温度、电压、电流等特性；在调制变频方面，T触发器可以用于调整变频器的输出频率，以达到节能和负载控制的目的。
综上所述，T触发器的逻辑功能能够实现多种不同的电路控制，于系统的安全可靠性有重要的作用，通过不断完善和改进，将会在未来发挥更大的作用，发挥更大的价值。
利用Multisim实现RS触发器功能仿真测试
发 及 应 用 研 究 （ＸＴＺＹ０８Ｇ０５）
输 入／输 出 的 波 形 图 。
２ 仿 真 软 件 的 特 点
Ｍｕｌｔｉｓｉｍ 仿真软件是一 种 专 门 用 于 电 子 电 路 设 计 与 仿 真 的 工 具 软 件 ，它 能 完 成 从 电 路 的 仿 真 设 计 到 电 路 版图生成的全过程，从 而 为 电 子 系 统 的 设 计、电 子 产 品 的开发和电子系统工程提供一种全新的手段和便捷的 方法。
３．１ 基本 ＲＳ触发器功能仿真测试 基本 ＲＳ触发 器 可 以 由 两 个 与 非 门 或 两 个 或 非 门
交叉 构 成。 如 果 是 由 两 个 与 非 门 构 成 的 基 本 ＲＳ 触 发 器，如图１（ａ）所示，输出 Ｑｎ＋１＝珔Ｓ＋ＲＱｎ，输 入 ＲＳ 均 为 低电平 有 效，Ｒ 使 输 出 Ｑｎ＋１ 置 “０”，Ｓ 使 输 出 Ｑｎ＋１ 置 “１”。当 ＲＳ＝１１时 触 发 器 的 输 出 Ｑｎ＋１状 态 保 持 不 变； 当 ＲＳ＝０１ 时 触 发 器 的 输 出 Ｑｎ＋１状 态 为 ０；当 ＲＳ＝１０ 时触发器的输出 Ｑｎ＋１状态为 １；当 ＲＳ＝００ 时 触 发 器 的 输出 Ｑｎ＋１状态不能确定。互补 输 出 同 时 为 高 电 平 “１”， 违反了触 发 器 两 个 输 出 始 终 相 反 的 规 定，如 图１（ｂ）， 图１（ｃ）所示，破坏了触发器 的 功 能，使 触 发 器 无 法 有 序 有效地进行状态转换和正常工作。
１９２
现代电子技术
２０１１ 年 第 ３４ 卷
３．２ 同步 ＲＳ触发器功能仿真测试 利用 Ｍｕｌｔｉｓｉｍ 虚拟仿真软件，有效地检测到基本 ＲＳ
plantsimulation中触发器的用法
plantsimulation中触发器的用法在plantsimulation中，触发器是一种非常有用的工具，它能够在特定条件下触发某些操作或事件。
触发器可以用于模拟植物生长、互动以及其他一些有趣的功能。
下面将介绍一些常见的触发器用法，以帮助你更好地了解和使用它们。
1. 物体碰撞触发器：在plantsimulation中，你可以使用物体碰撞触发器来模拟植物与其他物体之间的碰撞。
当植物的茎或根与其他物体碰撞时，你可以通过触发器来触发一个特定的动作，比如让植物弯曲或弹跳。
这样可以增加场景的真实感，并为用户带来更好的交互体验。
2. 时间触发器：除了物体碰撞触发器，时间触发器也是plantsimulation中常见的一种触发器类型。
你可以通过设置时间触发器来模拟植物的生长过程。
比如，在一定的时间间隔内触发器可以让植物逐渐生长，从幼苗到成熟植株。
这样可以让用户感受到植物生命的变化和成长。
3. 环境触发器：环境触发器是plantsimulation中用于模拟外部环境变化的触发器类型。
你可以通过设置环境触发器来模拟植物对光照、温度、湿度等环境因素的反应。
当环境发生变化时，触发器可以触发植物做出相应的行为，比如向光源弯曲或伸展。
这样可以使植物模拟更加真实，并且增加了场景的动态性。
plantsimulation中触发器的用法主要包括物体碰撞触发器、时间触发器和环境触发器。
通过使用触发器，你可以模拟植物的生长、互动和对环境的反应。
这些触发器使得植物模拟更加真实，为用户带来更好的视觉和交互体验。
希望这些触发器用法的介绍能够帮助你更好地利用plantsimulation中的功能，创造出更有趣和逼真的植物模拟场景。
d触发器与非门设计模10
d触发器与非门设计模拟1. 引言在数字电子技术中，触发器是一种重要的电子元件，用于存储和处理信息。
d触发器作为最简单且常用的一种触发器，具有广泛的应用。
本文将介绍d触发器的原理和设计模拟，并讨论非门的实现方法。
2. d触发器的原理d触发器是一种存储器件，用于存储和传输数字信息。
它具有一个输入端d和两个输出端q和q’。
d触发器的状态取决于输入信号d和时钟信号的变化。
在上升沿或下降沿时，输入端d的值被传递到输出端q，使得q的值与d相等。
d触发器可以分为边沿触发器和级沿触发器。
2.1 边沿触发器边沿触发器在时钟信号的上升沿或下降沿时更新其状态。
常见的边沿触发器包括d 触发器、JK触发器和T触发器。
根据时钟信号的上升沿或下降沿更新状态的性质，d触发器可以进一步分为正边沿触发器和负边沿触发器。
在正边沿触发器中，输入信号d在上升沿时被传递到输出端q；在负边沿触发器中，输入信号d在下降沿时被传递到输出端q。
2.2 级沿触发器级沿触发器根据时钟信号的边沿更新其状态。
常见的级沿触发器包括D触发器、JK 触发器和T触发器。
d触发器是最简单且常用的级沿触发器。
它通过给定的时钟信号来将输入信号d传输到输出端q。
d触发器有两个稳定状态，它的输出保持不变，直到时钟信号发生变化。
3. d触发器的设计模拟为了实现d触发器的功能，我们可以使用基本逻辑门来构建它。
常用的逻辑门包括与门、或门、非门和异或门。
3.1 与门与门是基本的逻辑门之一。
它有两个输入端和一个输出端。
当且仅当所有输入端都为高电平时，输出端才为高电平。
我们可以使用与门来实现d触发器的布尔表达式。
d触发器的布尔表达式为：q(t+1) = d可以使用与门来实现该布尔表达式。
将输入端d和时钟信号连接到与门的输入端，并将与门的输出端连接到输出端q。
这样，在时钟信号的边沿触发下，输入信号d的值将被传输到输出端q。
3.2 非门非门是基本的逻辑门之一。
它有一个输入端和一个输出端。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA技术实验项目报告
项目题目:触发器功能模拟
姓名：
院系：应用技术学院
专业：电子信息工程（职教）
学号
指导教师：
综合成绩：
完成时间: 2012 年5月16 日
一、项目实验内容摘要
（1）实验目的：
1、掌握触发器功能的测试方法。
2、掌握基本RS触发器的组成及工作原理。
3、掌握集成JK触发器和逻辑功能及触发方式。
4、掌握几种主要触发器之间相互转换的方法。
5、通过实验，体会CPLD、FPGA芯片的高集成度和多I/O口。
（2）实验内容：
用“代码输入法”将基本RS触发器，同步RS触发器，集成J-K触发器，D触发器同时集成在一个FPGA芯片中模拟其功能，并研究其相互转化的方法。
实验的具体实现要连线测试。
(3)实验原理
如图2—3—1
图2—3—1
二、项目实验源代码
library ieee;
use ieee.std_logic_1164.all;
entity mff is
port(sd,rd,r,s,clk,j,k,d:in std_logic;
qrs,nqrs,qrsc,nqrsc,qjk,nqjk,qd,nqd:out std_logic); --定义多触发器I/O.
end mff;
architecture mff of mff is
signal qtp, qbtp,dd,ndd: std_logic;
begin
rsff:process(rd,sd) --基本RS触发器功能模拟
begin
if rd='0' and sd='1' then
qrs<='0';nqrs<='1';
elsif rd='1' and sd='0' then
qrs<='1';nqrs<='0';
elsif rd='1' and sd='1' then null;
end if;
end process rsff;
rsc:process(clk,rd,sd,r,s) --同步RS触发器功能模拟begin
if sd='0' then
qrsc<='1'; nqrsc<='0';
elsif rd='0' then
qrsc<='0'; nqrsc<='1';
elsif clk='1' then
if r='0' and s='1' then
qrsc<='0';nqrsc<='1';
elsif r='1' and s='0' then
qrsc<='1';nqrsc<='0';
elsif r='0' and s='0' then null;
end if;
end if;
end process rsc;
jk:PROCESS(clk, sd, rd, j, k) --JK触发器功能模拟BEGIN
IF sd='0' then qtp<='1'; qbtp<='0';
elsif rd='0' THEN qtp<='0';qbtp<='1';
elsif rising_edge(clk) then
if j='0' and k='0' then null;
elsif j='0' and k='1' then
qtp<='0'; qbtp<='1';
elsif j='1' and k='0' then
qtp<='1'; qbtp<='0';
else
qtp<=NOT qtp; qbtp<=NOT qbtp;
end if;
end if;
qjk<=qtp;nqjk<=qbtp;
end process jk;
dff:process (clk,rd,sd,d) --D触发器功能模拟begin
if (rd='0') then dd<='0'; ndd<='1';
elsif(sd='0') then dd<='1'; ndd<='0';
elsif rising_edge(clk) then dd<=d; ndd<=not d;
end if;
qd<=dd; nqd<=ndd;
end process dff;
end mff;
三、项目实验工具软件的选用以及实验过程
实验步骤：
1、建立工作文件
2、创建工程
3、编译前设置
4、全程编译
5、时序仿真
6、引脚设置和下载
7、配置文件下载
8、编程配置器件
实验的硬件要求：
1、输入：按键开关，拨码开关。
2、输出：LED 灯。
3、主芯片：EP1K1OTC100-3。
4、计算机QUARTUSⅡ软件。
5、EDA2000实验箱。
四、项目实验结果
基本 Rs 触发器状态表
同步 Rs 触发器状态表
J-K 触发器状态表
D 触发器状态表
五．项目实验分析
难点：要实现同步RS触发器、JK触发器、D触发器的逻辑功能必须将使能端处于高电平（即：rd，sd置“1”）。
还要注意的是：在本次实验中JK触发器是下降沿有效；D触发器是上升沿有效。
CLR清零端，高电平有效（即：CLR置“1”）
实验结果：见“项目实验结果”
实验小结：通过本次实验进一步加深了对触发器功能的掌握，对QUARTUSⅡ软件进一步熟悉了，相信通过以后的实验，我会逐步逐步的掌握QUARTUSⅡ软件的基本应用。
六．项目实验参考资料
《EDA技术与实验》
陈立万陈强
赵威威李洪兵姜玉泉编著
七．小组验收记录及评价。