浅谈现代集成电路28nm芯片制造工艺A(前端FEOL)
28nm nmos工艺流程
28nm nmos工艺流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!28nm NMOS工艺流程是一个复杂的半导体制造过程，主要包括以下几个步骤：1. 硅片制备：首先需要制备一块纯净的硅片，这是所有后续工艺的基础。
28nm工艺栅氧化层电容
28nm工艺栅氧化层电容
随着半导体工艺的不断发展，28nm工艺逐渐成为主流工艺之一。
其中，栅氧化层电容是28nm工艺中的关键要素之一。
本文将从以下三个方面对28nm工艺中的栅氧化层电容进行介绍：
1. 栅氧化层电容的概念及作用
栅氧化层电容是指由栅极、氧化层以及衬底构成的电容。
在28nm 工艺中，电容的大小对芯片的性能有着重要的影响。
栅氧化层电容是芯片上的主要电容，对降低芯片噪声、提高芯片速度和功耗等方面都有重要的作用。
2. 28nm工艺中栅氧化层电容的制备方式
28nm工艺中栅氧化层电容的制备方式主要有两种：一种是栅极硅反应的方式，即硅表面经过清洗后在高温下沉积了极薄的氧化层，再在其上沉积一层多晶硅，最后进行电刻和腐蚀制得的栅极；另一种是栅极金属反应的方式，即先将氧化层在栅极上沉积，再在其上使用金属覆盖层作为抗蚀剂，进行电刻和腐蚀制得的栅极。
与前一种方式相比，后一种方式具有更低的电阻率和更高的可靠性。
3. 栅氧化层电容对28nm工艺的影响
在28nm工艺中，栅氧化层电容的大小、形状以及质量对芯片的性能有着很大的影响。
较大的栅氧化层电容有助于降低芯片噪声和功耗，提高芯片速度和稳定性。
同时，优质的栅氧化层电容可以提高芯片的环境稳定性和信噪比，增强芯片的生产效率和可靠性。
总之，栅氧化层电容是28nm工艺中的关键要素之一，其大小、形状以及质量直接影响芯片的性能。
对于芯片的设计和生产，掌握栅氧化层电容的制备方式和作用至关重要。
ADC28纳米半导体制造工艺的不断进步，推动下一代电子战接收器系统所需高速模数转换器的发展
ADC28纳米半导体制造工艺的不断进步，推动下一代电子战接收器系统所需高速模数转换器的发展摘要高速模数转换器（ADC）是所有宽带电子战接收器的主要设计考虑因素，它在很大程度上决定了系统架构和整体探测和观察能力。
随着电子战系统设计人员不断开发下一代接收器，对更高ADC带宽和更高分辨率的需求仍然是永恒的行业趋势。
电子战接收器，特别是信号智能（SIGINT）应用对更高带宽和更小尺寸、重量和功率（SWaP）的需求使电子系统设计人员不断寻求对高速ADC技术新的发展和改进。
虽然65纳米ADC接近其固有的，与工艺相关的性能和带宽限制，但较新的28纳米射频ADC超越了这些边界，为下一代宽带接收器系统奠定了新的基础。
28 nm工艺节点更小的晶体管宽度和更低的寄生效应可实现更快的采样速率，更宽的模拟输入带宽，集成的数字功能和新的接收器架构，同时降低功耗和整体尺寸。
高速ADC是所有宽带电子战接收器的主要设计考虑因素之一，因为它在很大程度上决定了系统架构和整体探测和观察能力。
高速ADC 的许多性能特征——包括采样率、带宽和分辨率——决定了接收器其余部分的设计，从模拟射频域到DSP要求。
随着电子战系统设计人员不断开发下一代接收器，对更高ADC带宽和更高分辨率的需求仍然是永恒的行业趋势。
更高的采样率和带宽允许同时对更多频谱进行数字化，从而缓解射频域中的设计挑战并缩短扫描时间。
更大的位深度可以提高性能，减少错误警报和检测。
对更高采样率和更高分辨率永不满足的需求促使高速ADC供应商转向越来越小的晶体管光刻节点（目前为28 nm和16 nm），以满足这些要求，而不会增加器件功耗。
28纳米ADC的基本优势在于支持下一代宽带电子战接收器，并构成未来在建系统的新基础。
28 nm晶体管具有降低的寄生栅极电容，由于驱动开关所需的能量较低，因此可实现更快的开关。
由于这一点以及较小的物理晶体管尺寸，ADC每平方毫米可以封装更多的晶体管，从而可能实现更高的数字处理能力。
28nm工艺栅氧化层电容
28nm工艺栅氧化层电容随着半导体技术的不断发展，工艺制程也在不断演进。
其中，28纳米（nm）工艺是目前较为先进的一种制程技术。
在28nm工艺中，栅氧化层电容起着重要的作用。
栅氧化层电容是指在晶体管的栅极与沟道之间的氧化层形成的电容。
它是现代集成电路中非常重要的一部分，用于控制晶体管的导通与截断。
栅氧化层电容的性能对于芯片的功耗、速度和可靠性等方面都有着重要的影响。
栅氧化层电容的大小直接影响着晶体管的开关速度。
在28nm工艺中，栅氧化层电容相对较小，可以加快晶体管的开关速度。
这对于提高芯片的工作频率和性能至关重要。
栅氧化层电容还能够控制晶体管的截断电压。
截断电压是指晶体管完全截断时的电压。
通过调整栅氧化层电容的大小，可以实现晶体管的截断电压的调节。
这对于芯片的功耗控制和低功耗设计非常重要。
栅氧化层电容还可以提高晶体管的可靠性。
在工作过程中，晶体管会产生一定的热量，而热量会导致晶体管内部电子的迁移和扩散，从而影响晶体管的性能。
栅氧化层电容能够有效地隔离栅极与沟道之间的电场，减少电子迁移和扩散，提高晶体管的可靠性。
需要注意的是，随着工艺制程的不断进步，栅氧化层电容的设计也在不断优化。
例如，通过引入高介电常数材料，可以进一步提高栅氧化层电容的性能。
这样的优化能够进一步降低功耗、提高性能，并满足不断增长的集成电路需求。
28nm工艺栅氧化层电容在半导体集成电路中起着重要作用。
它影响着晶体管的开关速度、截断电压和可靠性等性能指标。
随着工艺制程的不断进步，栅氧化层电容的设计也在不断优化，以满足不断增长的集成电路需求。
通过合理的设计和优化，可以实现更高性能、更低功耗的芯片设计。
集成电路芯片制造工艺技术
集成电路芯片制造工艺技术集成电路芯片制造工艺技术是现代电子行业的核心之一，它是指将大量的电子器件、电路和功能集成在一个小小的芯片上的制造过程。
集成电路芯片制造工艺技术的发展已经经历了多个阶段，包括晶体管技术、MOS技术和VLSI技术等。
在集成电路芯片制造工艺技术中，最关键的部分是制造芯片的晶片工艺。
晶片工艺是指在硅片上加工石墨层和导线层的过程。
在芯片制造的初期阶段，晶片工艺主要采用的是光刻技术，包括使用光罩对硅片进行图形曝光，并通过化学反应使图形转移到硅片上的过程。
这一技术的关键是光罩的设计和制造，以及曝光和刻蚀的工艺控制。
随着芯片技术的发展，光刻技术逐渐遇到了瓶颈。
为了进一步提高芯片的集成度和性能，人们开始研发新的制造工艺技术。
其中最重要的技术之一是化学机械抛光（CMP）技术。
CMP技术可以使芯片表面的不平坦部分变平坦，从而提高芯片的可靠性和性能。
这一技术的关键是选择适当的研磨液和研磨头，以及控制研磨速度和磨削压力等参数。
另外一个重要的技术是焊接技术。
焊接技术主要用于将芯片上的不同元件（如晶体管、电阻和电容等）连接起来，以完成电路的功能。
焊接技术的关键是选择合适的焊锡材料和熔点，以及控制焊接温度和时间等参数。
在集成电路芯片制造工艺技术中，还有许多其他的关键技术，如沉积技术、刻蚀技术和清洗技术等。
沉积技术主要用于在芯片表面沉积薄膜，以改变芯片的电学性能。
刻蚀技术主要用于去除不需要的薄膜，从而形成所需的电路结构。
清洗技术主要用于去除芯片表面的污染物，以保障芯片的可靠性和性能。
总的来说，集成电路芯片制造工艺技术是现代电子行业的基础和关键之一。
它的发展不仅对电子行业的发展有着重要影响，而且对整个社会经济的发展也具有重要意义。
随着科技的不断进步，人们可以期待集成电路芯片制造工艺技术的进一步发展，以满足人们对更高性能和更小尺寸芯片的需求。
现代集成电路芯片制造工艺流程
现代集成电路芯片制造工艺流程3）14nm节点FinFET工艺流程。
（后栅工艺BEOL+FEOL）3.1流程概述：晶圆材料-隔离—淀积多晶硅—芯轴—鳍硬掩膜（“侧墙”）—刻蚀形成鳍—双阱形成—制作临时辅助栅—补偿隔离—LDD注入—侧墙主隔离—漏源极形成（应变硅技术）—金属硅化物—器件与金属间介质层ILD—置换高k金属栅—钨栓—第一层金属间介质（超低K介质）IMD-1—第一层铜布线—第二层金属间介质（超低K介质）IMD-2—第二层铜布线......多层布线最上层铝布线制作压焊窗口—最上层介质钝化层（光刻压焊/测试焊盘）—测试.500nmSelf DoubleU芯片国产化几点建议：1）尽快普及集成电路芯片制造知识。
在引进人才的同时，要培养一批熟练精通集成电路制造工艺的人才。
除了加强EDA/TCAD教学外，建议高校微电子专业要加强实践与知识经验的培训，要有一定规模的半导体车间供学生较长时间实践实习（七十年代清华大学电子系一楼有集成电路车间）强化动手能力和项目管理能力。
芯片制造行业许多专利都来自实践经验与大量数据的结晶，芯片制造技术的提高来源于工艺实践，特别是芯片制造工艺中的Know-how，是经过大量反复试验、测试总结出来的经验数据和方法。
2）制造半导体器件依赖于设备，设备使用极致方可以提高工艺水平。
如何制造出与TCAD模拟设计的器件性能一样的器件且具有重复性、再现性、均匀性及高良品率；如何测量检验出你做的IC器件性能参数及可靠性与TCAD模拟的一样。
要靠动手实践下真功夫。
工艺改进，工艺创新，与设备仪器创新改造要紧密结合。
半导体设备（含仪器）厂必须紧密与半导体制造厂fab结合，按照fab要求改进设备性能，以提高芯片质量。
先进设备必须有技术精通的工匠操作才能将设备性能发挥极致。
半导体行业也要有大量鲁班类型的工匠，才能在现有设备基础上尽快实现现进芯片国产化。
3）芯片制造不仅要性能好、质量高、价格合理，还要有忠实的客户群。
28nm工艺栅氧化层电容
28nm工艺栅氧化层电容
随着半导体工艺的不断深入，28nm工艺逐渐成为当前芯片制造领域的主流工艺之一。
而在28nm工艺中，栅氧化层电容作为一项重要的工艺参数，对芯片的性能和可靠性都有着重要的影响。
栅氧化层电容是指晶体管栅极和衬底之间的氧化层所构成的电容，它在芯片的工作中起到了承载和存储电荷的作用。
在28nm工艺中，栅氧化层电容的电容值通常在0.5fF左右，这意味着它能够存储非常小的电荷，并且对芯片的功耗和响应速度都有着很大的影响。
为了保证栅氧化层电容的稳定性和可靠性，制造厂家通常会采用一系列的工艺措施来进行优化。
例如，在氧化层的制备过程中，需要严格控制氧化层的厚度和质量，以确保栅氧化层电容的电容值和稳定性。
此外，制造厂家还会通过优化衬底的材料和结构，来减少栅氧化层电容与衬底之间的耦合效应，提高芯片的性能和可靠性。
总的来说，28nm工艺栅氧化层电容是芯片制造过程中一个非常重要的参数，对芯片的性能和可靠性都有着重要的影响。
制造厂家需要采用一系列的工艺措施来保证栅氧化层电容的稳定性和可靠性，从而保证芯片的质量和性能。
- 1 -。
28nm工艺栅氧化层电容
28nm工艺栅氧化层电容在现代半导体制造工艺中，栅氧化层电容是一个非常重要的组成部分。
栅氧化层电容是指在集成电路制造过程中，通过在栅氧化层中引入一定的电荷来实现电容效应。
28nm工艺栅氧化层电容的引入，对于半导体器件的性能和功耗具有重要影响。
28nm工艺栅氧化层电容的引入可以提高器件的性能。
栅氧化层电容可以用来调节栅电压，从而控制场效应晶体管（MOSFET）的导通和截止。
通过控制栅电压，可以有效地调节MOSFET的开关速度和电流驱动能力，从而提高整个集成电路的工作性能。
此外，栅氧化层电容还可以降低器件的漏电流，提高器件的抗干扰能力和可靠性。
28nm工艺栅氧化层电容的引入可以降低功耗。
栅氧化层电容可以存储电荷，并在需要的时候释放给MOSFET。
通过控制栅氧化层电容的电荷状态，可以有效地降低器件的静态功耗。
此外，栅氧化层电容还可以提供更平坦的栅电压波形，减少功耗和噪声之间的相互影响，进一步降低功耗。
然而，28nm工艺栅氧化层电容引入也面临一些挑战。
首先，随着工艺尺寸的不断缩小，栅氧化层电容的面积变小，电容值也相应减小。
这就要求制造工艺要具备更高的精度和稳定性，以确保栅氧化层电容的性能。
其次，28nm工艺栅氧化层电容的制造过程需要严格的控制条件和专业的设备，以保证电容的一致性和可靠性。
28nm工艺栅氧化层电容的引入对于半导体器件的性能和功耗具有重要影响。
通过调节栅电压和控制电荷状态，可以提高器件的工作性能和降低功耗。
然而，制造工艺的缩小和电容的稳定性也是需要克服的挑战。
在未来的半导体制造中，我们需要不断优化和创新栅氧化层电容的制造工艺，以满足日益增长的性能和功耗需求。
只有这样，我们才能推动半导体行业的发展，为社会带来更多的创新和进步。
叙述集成电路制造工艺
叙述集成电路制造工艺集成电路，这玩意儿可不简单，就像一个无比精细的微观世界大工程！你想想看，集成电路就像是一座超级迷你的城市，里面有着密密麻麻的“道路”和“建筑”。
制造它的工艺，那可是得细致入微，一点儿都马虎不得。
制造集成电路，第一步得准备好那一片小小的晶圆，这晶圆就好比是城市的地基。
晶圆的质量可得要好，不能有一点儿瑕疵，不然这座“迷你城市”可就容易出问题啦。
接下来，就是在这晶圆上涂光刻胶，这就像是给地基铺上一层特殊的“涂料”。
然后用光刻机把设计好的电路图案投射上去，这过程就像是个超级精细的“绘画”，光刻机就是那支神奇的画笔，要一笔一划都准确无误。
刻蚀工艺那就更神奇啦，它就像是个精准的“拆迁队”，把不需要的部分给去掉，只留下我们想要的电路图案。
这可得小心翼翼，万一多去掉一点儿，那不就全毁啦？离子注入就像是给这座城市里的“居民”注入特殊的能力，让它们能够更好地工作。
扩散工艺呢，则像是让这些“居民”彼此熟悉，能够更好地协同合作。
薄膜沉积就像是给城市盖房子，一层一层地往上盖，每一层都得稳稳当当的。
化学机械抛光就像是给房子做打磨，让表面光滑平整，不能有一点儿凹凸不平。
在整个制造过程中，每一个步骤都像是在走钢丝，稍微有一点儿偏差，那后果可不堪设想。
这不就跟咱们盖房子一样吗？要是地基没打好，房子能牢固吗？要是施工的时候不认真，能住得安心吗？而且啊，制造集成电路的环境要求那是相当高。
得是超级干净的无尘环境，一粒小小的灰尘都可能成为大麻烦，就像一粒沙子掉进了精密的手表里，能不影响运转吗？还有那些制造设备，个个都是高科技的宝贝，价格贵得吓人。
这就像是打仗时候的精良武器，没有它们，这场“微观战争”可打不赢。
总之，集成电路制造工艺那真是一门高深的技术，需要极高的精度和耐心。
咱们国家在这方面也在不断努力，不断进步，相信未来一定能造出更厉害的集成电路，让咱们的生活变得更加智能、便捷！这不就是科技的魅力所在吗？。
现代集成电路制造工艺原理
现代集成电路制造工艺原理
集成电路制造工艺原理是指将电子器件以微细尺寸集成在单片半导体晶体上的技术过程。
该工艺原理的关键步骤包括晶圆制备、光刻、薄膜沉积、电离辐照和金属沉积等。
在晶圆制备过程中，首先需要选择高纯度的硅片作为基片。
然后，通过化学气相沉积或物理气相沉积将一层薄膜（通常为二氧化硅）沉积在硅片上，以保护硅片表面不受损伤。
接下来是光刻步骤，这是制造集成电路中最关键的步骤之一。
通过在光刻胶上投射紫外线光源，并通过光遮罩进行光刻，将光刻胶图案转移到硅片上。
这一步骤决定了电路图案的精度和分辨率。
薄膜沉积是将金属或绝缘材料以薄膜形式沉积在硅片上。
这可以通过物理气相沉积、化学气相沉积或溅射等方法实现。
通过薄膜沉积，可以形成多层结构和导电通路。
电离辐照步骤是利用离子束进行掺杂和修饰。
通过将离子束束缚在硅片表面，可以改变硅表面的电学特性和晶体结构，从而形成电子器件的特性。
最后一个关键步骤是金属沉积。
通过物理气相沉积或电镀等方法，在芯片上沉积金属层，形成电子器件之间的连线和连接。
总的来说，现代集成电路制造工艺原理是一个复杂的多步骤过程，它将电子器件集成在微小的硅片上。
这些步骤包括晶圆制
备、光刻、薄膜沉积、电离辐照和金属沉积等，每一步骤都起着至关重要的作用，确保最终的芯片质量和性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
浅谈现代集成电路28nm芯片制造工艺A(前端FEOL) 全球90%以上集成电路都是CMOS工艺制造的，经历了半个多世纪发展进化，芯片集成度从一个芯片包含几十个器件进化到几十亿个器件。
从上世纪60年代MOS器件采用铝栅工艺，70年代采用了硅栅工艺，铝线互连，进化到现代集成电路采用高K金属栅、超低k介质多层铜线互连，以及FD-SOI和FinFET立体结构。
制造工艺也越来越复杂。
下面就纳米级体硅平面型CMOS集成电路工艺流程，展现芯片先进制程不断丰富现代集成电路制造工艺。
1）现将几种先进制程工艺简介如下：50多年发展，集成电路制造过程工艺越来越复杂，先进制程不断完善。
首先为了抑制短沟道效应，提高栅极对沟道的控制能力，提高栅极电容，栅氧化层厚度不断减薄。
对于厚度大于4nm的栅氧化层，SiO2是理想的绝缘体，不会形成栅漏电流。
当纯二氧化硅厚度小于3nm时，衬底的电子以量子形式穿过栅介质进入栅极，形成栅极漏电流。
（量子隧穿）栅极漏电导致功耗增加，IC 发热且阈值电压飘移，可靠性降低。
为提高介质绝缘特性，当特征尺寸达到0.18μm时采用氮氧化硅代替二氧化硅。
特征尺寸进入90nm节点，单纯缩小厚度不能满足器件性能的要求了，于是采用提高氮氧化硅含氮量以增加介电常数k，但SiON厚度低于14Å会严重遂穿，栅极漏电剧增。
45nm节点之后氮氧化硅已经不能满足mos器件正常工作的要求，开始使用高k介质HfO2代替SiON来改善栅极漏电问题，同时采用金属栅解决费米能级钉扎和多晶硅栅耗尽问题。
尽管在0.35μm技术节点开始采用掺杂多晶硅与金属硅化物（WSi）鈷（镍）多晶硅化物栅叠层代替多晶硅栅，降低了多晶硅栅的电阻。
但金属栅电阻要比金属硅化物还要小。
高k金属栅HKMG.采用高k介质材料替代SiO2。
二氧化硅k=3.9,氮氧化硅k=4~7，高K介质(HfO2和,HfSiON）=15~25。
同样等效氧化层厚度时，高k材料的物理厚度是SiO2的3~6倍。
因此用较厚的高k介质即避免了隧穿，又降低了等效氧化层厚度，所以能有效控制栅极通断。
[EOT=（k o/k h）T h]HKMG分为前栅工艺和后栅工艺，45nm及以下HKMG由前栅工艺，(多晶硅栅中嵌入高k介质）技术取代了SiON 作为栅氧化层。
特征尺寸28nm及更小时，采用栅后工艺，（置换金属栅）。
后栅工艺是先制作多晶硅临时栅和栅氧化层，在ILD完成之后刻蚀掉多晶硅临时栅和栅氧化层，由HKMG填充原来多晶硅栅极的位置。
工艺对台阶覆盖均匀度要求高，要用原子层淀积ALD淀积高k介质和分别适合pmos与nmos功函数金属。
PMOS金属栅采用TiN,（或TaN）NMOS采用TiAlN（或TaAlN）作为功函数金属层。
后栅工艺在淀积完功函数层后，要淀积阻挡层/粘附层Ti/TIN，在CVD铝子晶层之后再淀积铝将金属栅极连接出去（用热铝）。
本文后面图示较详细的制造过程。
按比率缩小，60年代栅长Lg=20μm,工作电压5V，当栅长L=0.35μm时工作电压3.3V，栅长Lg=45nm时工作电压1V。
（栅长缩小20μm/45nm=444倍，而电压缩小5V/1V=5倍）可见工作电压没有按比例缩小。
因此沟道电场强度E=V/Lg不断增强（漏极附近电场最强），导致载流子速度不断增加。
它们碰撞电离产生新的热载流子进而发生雪崩效应，载流子越过Si/SiO2势壘进入栅极形成栅电流（即热载流子注入效应）。
导致器件性能退化。
为此采用LDD结构（轻掺杂漏：就是在栅极边界下方与漏源之间形成低掺杂的浅结扩展区，配合重掺杂漏源使漏区掺杂分布变缓，从而降低了漏区附近电场强度。
这些浅漏源延伸区的漏源pn结面向沟道的结面积减小，距沟道稍远处连接掺杂较重的结深较深的漏源，形成缓变结使耗尽层相对沟道扩展范围较小）。
LDD改善热载流子注入等短沟道效应。
（mos器件工作时，载流子从源向漏运动。
在漏端高电场获得能量，这些高能载流子不再与晶格保持热平衡，具有高于晶格热能（KT）的能量，故称为热载流子。
当器件的漏源区电场能够穿过沟道区并开始对沟道区之间的势垒高度产生影响时，短沟道效应起作用。
）见图LDD及电场分布示意。
1.3.口袋注入：短沟道效应产生亚阈值漏电（栅压未达到强反型（关态）时，栅长0.25μm或更小时漏源漏源耗尽区靠近，出现较大的漏源电流即亚阈值漏电）。
为减少亚阈值电流，增加一次沟道离子注入即口袋（pocket）注入以增加沟道区和漏源区衬底的杂质离子浓度，减小漏源与衬底的耗尽区横向扩展宽度（防止漏源穿通）。
见示意图口袋注入。
口袋注入用于0.18μ以下的短沟道器件，（注入离子与阱同类型，n阱注入n型杂质，p阱注入p型杂质）注入深度大于LDD 深度。
1.4.侧墙:为了掩蔽LDD结构，防止重掺杂源漏离子注入影响轻掺杂漏，LDD位于侧墙正下方（详见前面的图LDD）。
90nm 以下节点采用双重侧墙，多晶硅栅刻蚀完淀积一层氮氧化硅50~150Å成为补偿隔离，补偿隔离刻蚀后留下20Å氧化层。
LDD 注入之后，再做主隔离如图71.5.应力技术：特征尺寸90nm及以下时，短沟道效应亚阈值电流成为发展的阻碍，提高沟道掺杂在一定程度可抑制短沟道效应，但这样会增加沟道库伦散射，使载流子迁移率下降，导致器件速度降低。
通过选择性外延应变硅技术可以提高载流子迁移率。
（淀积硅在绝缘体上很难成膜，在硅衬底暴露区可外延生长之即选择性外延）NMOS漏源生长SiC,PMOS漏源生长SiGe.应变硅技术通过拉伸或压缩硅晶格达到器件尺寸不变的情况下,可提高器件性能的目的。
此外，随着源漏结深减小，源漏区硅的厚度不足以形成金属硅化物，而外延生长应变硅凸起则增加了与源漏区厚度。
应变硅SiGe嵌入PMOS漏源区，在90nm逻辑芯片工艺首次使用。
改善空穴迁移率和接触电阻。
可调节阈值电压。
器件性能增强。
1.6金属硅化物：特征尺寸下降到0.25μm以下，为减小短沟道效应，结深不断缩小，使得有源区电阻增加。
金属互联接触孔不断缩小也导致接触层电阻变大，为此采用金属硅化物减低漏源区及引线孔接触电阻（同时多晶硅也形成硅化物）。
特征尺寸在0.5μm~0.25μm时采用淀积Ti形成钛金属硅化物，特征尺寸在0.18μm~65nm时采用鈷Co金属硅化物。
特征尺寸在65nm以下时采用Ni-Pt金属硅化物。
（在镍靶中加入5%~10%的铂），镍铂合金淀积后两次RTA退火形成低阻的金属硅化物。
（加入Pt有利于接触面均匀性，阻止镍在硅中快速扩散而导致栅极产生翅膀型镍硅化物。
）去除没有反应的NiPt.用稀85℃王水或盐酸+双氧水。
但常用硫酸+双氧水比HCl基效果好。
为了保护Ni-Pt膜层用PVD淀积盖帽层TiN保护Ni-Pt 膜.k介质IMD铜布线，集成电路中多层金属布线层之间的介质厚度约0.5μm,它们之间的分布电k介质层减少RC延迟。
（0.13μ以上使用铝互联线。
0.13μ以下铜互连）。
深亚微米器件用低k介质（掺氟硅玻璃代替二氧化硅减小寄生电容），0.25μm技术节点，RC延迟不可忽略了，要降低容抗。
由C=KA/d知.因几何尺寸A/d不变，只能减小k。
二氧化硅k=4.掺入某些元素，可以降低k。
碳掺杂氧化硅CDO介电常数3.0.在65nm采用低k材料≤3.2，纳米器件用超低k材料≤2.5.空气隙架构≤2.0.从而降低C容抗。
铜互联代替铝降低R。
例如：通孔1和金属2（双镶嵌）：淀积IMD2：SiCN 500Å,含低k的PECVD氧化硅-黑金刚石6000Å。
光刻/刻蚀通孔，通孔中填充BARC并淀积一层LTO,(低温氧化物）光刻刻蚀，布线槽与通孔联通，去除BARC并清洗后淀积Ta/TaN和铜种子层，铜电镀，CMP平坦化。
重复上述达到多层布线目的。
最顶两层较厚，分别是无源元件电阻电容层和顶层铝电源线及封装用的键合压焊盘窗口。
最后淀积氮氧化硅、硼磷硅玻璃、氮化硅层钝化层密封。
1.8.化学机械抛光CMP：1990年0.8μm开始采用化学机械抛光CMP，平坦化，由于特征尺寸不断减小，光刻线条越来越细，要保证在平面上极高的分辨率，光刻焦深灵敏度提高了。
在凸凹不平的面上，有的地方分辨率会很低，导致光刻曝光边缘不清晰，腐蚀后图形变形，芯片的性能质量和可靠性受到威胁。
因此光刻之前晶圆必须平坦。
化学机械抛光CMP能够在化学反应和机械力作用下将晶圆精确均匀的把硅片抛光到所需要的厚度和平坦度。
（氧化物抛光所用的磨料与钨抛光、铜抛光所用的磨料不同。
被抛光材料不同，磨料也不同）。
CMP重要的一点是终点检测，即研磨到预期材料厚度时的检测。
本工序当研磨到氮化硅层时，由于氮化硅密度、硬度比二氧化硅强度大，成为研磨抛光的阻挡层，阻止了过度研磨抛光。
同时CMP也带来了对硅片的污染，包括磨料颗粒、被抛光材料残渣、磨料带来的化学沾污。
还有CMP过程因压力而机械性的镶嵌入硅片表面的颗粒、由于静电力和范德华力而物理粘附在硅片表面的颗粒。
CMP后的清洗非常重要，包括双面毛刷擦洗、兆声清洗、高压去离子水洗和旋转清洗干燥设备。
为避免毛刷被颗粒沾污，要使用稀释氢氧化铵液体冲洗硅片和毛刷。
有时清洗液中加入双氧水清洗或稀氢氟酸短时漂洗。
现代的CMP设备将CMP工艺与清洗工艺集成在一起形成硅晶圆“干进/干出”设备9.STI： 90年代中期（1995年），浅槽隔离（STI）在0.35μm~0.18μm节点STI取代局部氧化隔离LOCOS工艺，提高了芯片面积利用率（器件之间隔离区所占的芯片面积随器件尺寸的减小相对增大，使得寄生电容增加，互连线延长，影响了集成度及速度的提高），精确的控制浅槽关键尺寸CD、沟槽深度和顶部圆角可提高芯片性能和良品率。
STI改善寄生晶体管及栓锁效应。
集成电路芯片是数以亿计MOS晶体管紧密的集成在一个硅衬底（晶圆）上，硅衬底电阻率仅几十欧姆-厘米。
为确保不同的器件相互之间的电学隔离（相互绝缘）。
采用刻蚀浅槽填充厚二氧化硅淀积层形成隔离区。
（众所周知，PCB电路板上的各种元器件除了引线（含外壳）与电路连接之外，其他地方互相没有电连接关系，即互相隔离）。
1.9.钨栓塞：接触孔工艺中钨栓塞抛光代替了铝反刻工艺。
本世纪初铜互联从2001年开始从0.13μm/90nm/65nm到2007年45nm/2010年32nm/28nm/22nm.至今均采用铜互连。
，栅介质25~30Å，SD扩展结20~30nm。
而I/O电路（连接芯片外围电路的接口）电压1.8V/2.5V/3.3V.沟道长;100~200nm,栅介质厚40~70Å，漏源扩展结深300~500Å。
核心区器件第一次栅氧化后氧化层被光刻漂洗掉，第二次生长核心区栅氧化层保留，I/O区器件则进行两次栅氧化，氧化层较厚。