数字电路 综合复习题集合及答案
数字电路复习题及参考答案
11级数字电路复习题及参考答案一、单选题1. 同或逻辑对应的逻辑图是( )。
A.≥1≥1&答案：A2. 在下列逻辑电路中，不是组合逻辑电路的是( ) 。
A. 译码器B. 编码器C. 全加器D. 寄存器答案：D3. 用触发器设计一个同步十七进制计数器所需要的触发器数目是( ) 。
A. 2B. 3C. 4D. 5答案：D4. 在下列各图中，或非逻辑对应的逻辑图是 ( ) 。
.C. D.答案：B5. 在何种输入情况下，“或非”运算的结果是逻辑“1” 。
A. 全部输入是“0”B. 任意输入是“1”C. 仅一输入是“1”D. 全部输入是“1”答案：A6. 一个班级中有四个班委委员，如果要开班委会，必须这四个班委委员全部同意才能召开，其逻辑关系属于（）逻辑。
a.与；b. 或；c.非；d.与非 答案：a7. 在一个四变量逻辑函数中，（ ）为最小项。
a.AACD ；b.ABC ；c.ABCD ；d.()AB C D +答案：c8. 一个4路数据选择器，其地址输入（选择控制输入）端有（ ）个。
A. 2个 B. 3个 C. 4个 D. 5个 答案：A9. 由与非门构成的基本RS 触发器的输入端为R 、S ，则其约束条件为（ ）。
A. RS=0 B. R+S=1 C. RS=1 D. R+S=0 答案：A10. 在下列各图中，异或逻辑对应的逻辑图是（ ）。
答案：D11. JK 触发器在CP 脉冲作用下，欲使 n+1nQ =Q , 则对输入信号描述不正确的是( )。
J =K =1.J =Q ，K =QC.J =Q ， K =QD.J =Q ，K =1 答案：B12. 当异步置数端I R S D D ==时，输出状态是在CP 由1变0时刻发生变化，且与CP=1期间输入状态变化无关，只取决于CP 由1变0前瞬间输入状态而定的触发器是（ ）。
A. 基本RS 触发器B. D 锁存器C. 同步JK 触发器D. 负边沿JK 触发器 答案：D13. 时序逻辑电路中一定包含（ ）。
数字电路试题及答案
数字电路试题及答案一、选择题（每题10分，共20分）1. 下列数字电路元件中，属于组合逻辑的是A. 集线器B. 隧道二极管C. 寄存器D. D触发器答案：A2. 十进制数 8 的二进制表示形式为A. 1010B. 1110C. 1000D. 1001答案：C3. 十六进制数 B 的二进制表示形式为A. 1010B. 1101C. 1111D. 1011答案：D4. 以下哪个逻辑门的输出是其他逻辑门输出的非A. 与门B. 或门C. 非门D. 异或门答案：C二、填空题（每题10分，共20分）1. 使用 2 输入 AND 门，将 A 和 B 两个开关输入，如果 A 和 B 均为高电平时，输出为________答案：高电平2. 使用 2 输入 OR 门，将 A 和 B 两个开关输入，如果 A 和 B 中有一个或两个为高电平时，输出为________答案：高电平3. 使用 2 输入 XOR 门，将 A 和 B 两个开关输入，如果 A 和 B 中只有一个为高电平时，输出为________答案：高电平4. 使用 2 输入 NAND 门时，输出为低电平的条件是________答案：A 和 B 均为高电平三、简答题（每题20分，共40分）1. 请简述组合逻辑和时序逻辑的区别。
答案：组合逻辑是指电路的输出仅由当前时刻的输入确定，与之前的输入无关。
组合逻辑电路的输出仅取决于输入信号的组合，对于相同的输入，始终保持相同的输出。
而时序逻辑是指电路的输出除了与当前输入有关外，还与之前的输入和输出有关。
时序逻辑电路的输出不仅取决于输入信号的组合，还受到电路之前状态的影响。
2. 请简述二进制和十六进制之间的转换原理。
答案：二进制是一种基于2的数制，只有两个数位 0 和 1。
而十六进制是一种基于16的数制，包含了 0 到 9 的数字和 A 到 F 的六个字母。
进行二进制到十六进制的转换时，将二进制数按照每四位分组，然后将每个四位二进制数转换为相应的十六进制数，最终得到的十六进制数就是对应的表示。
数字电路复习考试题及答案
数字电路复习题（注意：以下题目是作为练习和考试题型而设，不是考题，大家必须融会贯通，举一反三。
） 1、逻辑电路可以分为 组合逻辑电路 电路和 时序逻辑电路 电路。
2、数字电路的基本单元电路是 门电路 和 触发器 。
3、数字电路的分析工具是 逻辑代数（布尔代数） 。
4、（50.375） 10 = （110010.011） 2 = （32.6） 165、3F4H = （0001000000010010 ）8421BCD6、数字电路中的最基本的逻辑运算有 与 、 或 、 非 。
7、逻辑真值表是表示数字电路 输入和输出 之间逻辑关系的表格。
8、正逻辑的与门等效于负逻辑的 或门 。
9、表示逻辑函数的 4 种方法是真值表 、 表达式、 卡诺图 、 逻辑电路图 。
其中形式惟一的是 真值表 。
10、对于变量的一组取值，全体最小项之和为 1 。
11、对于任意一个最小项，只有一组变量的取值使其值为 1 ，而在变量取其他各组值时这个最小项的取值都是 0 。
12、对于变量的任一组取值，任意两个最小项之积为 0。
13、与最小项 ABC 相邻的最小项有 ABC 、 ABC 、 ABC 。
14、组合逻辑电路的特点是 输出端的状态只由同一时刻输入端的状态所决定，而与先前的状态没有关系（或输出与输入之间没有反馈延迟通路；电路中不含记忆元件） 。
15、按电路的功能分，触发器可以分为 RS 、 JK 、 D 、 T 、 T’。
16、时序电路可分为 同步时序逻辑电路 和 异步时序逻辑电路 两种工作方式。
17、描述时序电路逻辑功能的方法有逻辑方程组（含 驱动方程 、 输出方程 、状态方程 ）、 状态图 、 状态表 、 时序图 。
18、（251） 10 =（11111011） 2 =（FB ） 16 19、全体最小项之和为 1 。
20、按照使用功能来分，半导体存储器可分为RAM 和ROM 。
21、RAM 可分为动态RAM 和静态RAM 。
数字电路试题及答案
数字电路试题及答案一、选择题1. 数字电路中，下列哪种逻辑门属于非门？A. 与门B. 或门C. 非门D. 异或门答案：C2. 下列哪种编码方式是唯一的一种无歧义性编码？A. 8421编码B. 2421编码C. 余3码D. 灰码答案：D3. 数字电路中，下列哪种触发器具有置位和复位功能？A. D触发器B.JK触发器C. RS触发器D. T触发器答案：C4. 数字电路中，下列哪种寄存器可以实现串行输入、串行输出？A. 移位寄存器B. 计数器C. 锁存器D. 寄存器答案：A5. 下列哪种数字电路可以实现数据的并行输入、串行输出？A. 并行输入/并行输出寄存器B. 串行输入/串行输出寄存器C. 并行输入/串行输出寄存器D. 串行输入/并行输出寄存器答案：C二、填空题6. 数字电路中的基本逻辑门有______、______、______。
答案：与门、或门、非门7. 数字电路中的组合逻辑电路有______、______、______等。
答案：编码器、译码器、多路选择器8. 数字电路中的时序逻辑电路有______、______、______等。
答案：触发器、计数器、寄存器9. 数字电路中的触发器按功能可分为______、______、______、______。
答案：RS触发器、D触发器、JK触发器、T触发器10. 数字电路中的计数器按计数方式可分为______、______。
答案：同步计数器、异步计数器三、判断题11. 逻辑门电路的输出与输入之间具有一一对应关系。
（）答案：√12. 组合逻辑电路在任何时刻的输出仅取决于当时的输入信号。
（）答案：√13. 时序逻辑电路的输出不仅取决于当前的输入信号，还与电路的前一个状态有关。
（）答案：√14. 触发器具有记忆功能，可以存储一位二进制信息。
（）答案：√15. 计数器可以用来计算输入脉冲的个数，但不能用于分频。
（）答案：×（计数器也可以用于分频）四、简答题16. 简述组合逻辑电路与时序逻辑电路的区别。
数字电路 综合复习题集合及答案
《数字电路》综合复习题及答案一、填空题1．半导体具有三种特性，即：热敏性、光敏性和_________性。
2．集电极反向饱和电流I CBO是指发射极_________时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较_________。
3．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的_________互换，_________互换，_________互换，就得到F的反函数⎺F。
4．格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。
5．从TTL反相器的输入伏安特性可以知道两个重要参数，它们是____________和____________。
6．输出n位代码的二进制编码器，一般有__________个输入信号端。
7．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。
8．时序电路除了包含组合电路外，还必须包含具有记忆功能的_________电路。
因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进_________ 变量。
9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）⎺R D=___________，⎺S D=___________。
10．JK触发器当J=K=________时，触发器Q n+1=⎺Q n。
11．n位二进制加法计数器有_________个状态，最大计数值为_________。
12．用555定时器构成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C 表示，则该单稳态触发器形成的脉冲宽度t w≈____________。
13．施密特触发器具有两个_________状态，当输出发生正跳变和负跳变时所对应的_________电压是不同的。
14．组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______________控制，二是提高带负载能力。
数电复习题和答案
数电复习题和答案一、选择题1. 数字电路中最基本的逻辑关系有哪几种？A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、或、同或、非答案：D2. 以下哪个不是组合逻辑电路的特点？A. 输出只依赖于当前输入B. 输出与输入有延时C. 没有记忆功能D. 电路结构简单答案：B3. 触发器的主要功能是什么？A. 存储一位二进制信息B. 进行算术运算C. 进行逻辑运算D. 产生时钟信号答案：A二、填空题1. 一个3输入的与门，当输入都为高电平时，输出为________。
答案：高电平2. 一个D触发器的Q端在时钟信号上升沿触发时，其输出Q与输入D的关系是________。
答案：Q=D3. 一个4位二进制计数器在计数到15后，下一个状态是________。
答案：0三、简答题1. 简述什么是布尔代数，并给出一个布尔代数的基本运算规则。
答案：布尔代数是一种数学逻辑代数，用于处理二值逻辑变量的运算。
布尔代数的基本运算规则包括交换律、结合律、分配律、德摩根定律等。
2. 解释什么是时序逻辑电路，并给出一个常见的时序逻辑电路的例子。
答案：时序逻辑电路是一种包含存储元件的数字电路，其输出不仅取决于当前的输入，还取决于电路的历史状态。
常见的时序逻辑电路包括触发器、寄存器和计数器等。
四、计算题1. 给定一个逻辑表达式Y = A + B'C，使用卡诺图化简该表达式。
答案：首先绘制卡诺图，然后圈出最小项，最后写出化简后的表达式。
化简后的表达式为Y = A + B'。
五、分析题1. 描述一个简单的同步计数器的工作原理，并说明其特点。
答案：同步计数器是一种时序逻辑电路，其所有触发器的时钟输入都连接到同一个时钟信号。
工作原理是，每个时钟脉冲触发所有触发器同时更新状态。
其特点是计数速度快，计数精度高，但电路复杂度较高。
六、实验题1. 设计一个3位二进制计数器，并说明其工作原理。
答案：3位二进制计数器可以采用3个D触发器串联实现。
数字电路复习题(含答案)
一、填空题：1．在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000）2依次加1的所有3位二进制数：000、001、010、011、100、101、110、111 。
2．13=（1101）2；（5A）16=（1011010）2；（10001100）2=（8C）16。
完成二进制加法（1011）2+1=（1100）23．写出下列公式：= 1 ；= B ；= A+B ；=BA 。
4．含用触发器的数字电路属于时序逻辑电路（组合逻辑电路、时序逻辑电路）。
TTL、CMOS电路中，工作电压为5V的是TTL ；要特别注意防静电的是CMOS 。
5．要对256个存贮单元进行编址，则所需的地址线是8 条。
6．输出端一定连接上拉电阻的是OC 门；三态门的输出状态有1 、0 、高阻态三种状态。
7．施密特触发器有 2 个稳定状态.，多谐振荡器有0 个稳定状态。
8．下图是由触发器构成的时序逻辑电路。
试问此电路的功能是移位寄存器，是同步时序电路（填同步还是异步），当R D=1时，Q0Q1Q2Q3= 0000 ，当R D=0，D I=1，当第二个CP脉冲到来后，Q0Q1Q2Q3= 0100 。
(图一)1．和二进制数(111100111.001)等值的十六进制数是( B )A．(747.2)16B．(1E7.2)16C．(3D7.1)16D．(F31.2)161D C1FF01DC1FF01DC1FF01DC1FF0R D R D R D R D Q3Q2Q1Q0D IRCP2．和逻辑式B A C B AC ++相等的式子是( A )A ．AC+BB ． BCC ．BD ．BC A +3．32位输入的二进制编码器，其输出端有( D )位。
A. 256B. 128C. 4D. 5 4．n 位触发器构成的扭环形计数器,其无关状态数为个( B )A ．2n -nB ．2n -2nC ．2nD ．2n -15．4个边沿JK 触发器,可以存储( A )位二进制数A ． 4B ．8C ．166．三极管作为开关时工作区域是( D )A ．饱和区+放大区B ．击穿区+截止区C ．放大区+击穿区D ．饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ） A ．基本RS 触发器B ．同步RS 触发器C ．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ）A ．定时B ．计数C ．整形1．八进制数 (34.2 ) 8 的等值二进制数为 11100.01 ；十进制数 98 的 8421BCD 码为 10011000 。
数电考试题及答案
数电考试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑运算是（）。
A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个逻辑门的输入端悬空时，相当于输入（）。
A. 0B. 1C. 低电平D. 高电平3. 下列哪个不是组合逻辑电路的特点？（）A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 输出与输入之间没有记忆功能D. 输出与输入之间存在时延4. 在数字电路中，一个触发器可以存储（）位二进制信息。
A. 1B. 2C. 4D. 85. 一个4位二进制计数器可以计数的最大值是（）。
A. 7B. 15C. 16D. 2556. 下列哪个不是时序逻辑电路的特点？（）A. 输出不仅依赖于当前输入，还依赖于电路状态B. 具有记忆功能C. 输出与输入之间存在时延D. 输出只依赖于当前输入7. 在数字电路中，一个D触发器的输出Q与输入D的关系是（）。
A. Q=DB. Q=非DC. Q=D的非D. Q=非D的非8. 一个3线-8线译码器可以译码的输入信号有（）种。
A. 2B. 4C. 8D. 169. 在数字电路中，一个JK触发器可以工作在（）状态。
A. 稳定状态B. 振荡状态C. 稳定状态和振荡状态D. 以上都不是10. 一个8位A/D转换器的量化步长是（）。
A. 1/8B. 1/16C. 1/256D. 1/512二、填空题（每题2分，共20分）1. 在数字电路中，逻辑“与”运算的符号是___________。
2. 一个2进制计数器的计数范围是___________。
3. 一个3位二进制数可以表示的最大十进制数是___________。
4. 在数字电路中，逻辑“或”运算的符号是___________。
5. 一个4位二进制数可以表示的最大十进制数是___________。
6. 在数字电路中，逻辑“非”运算的符号是___________。
7. 一个5位二进制数可以表示的最大十进制数是___________。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电路》综合复习题及答案一、填空题1．半导体具有三种特性，即：热敏性、光敏性和_________性。
2．集电极反向饱和电流I CBO是指发射极_________时，集电极与基极之间加反向电压时测得的集电极电流，良好的三极管该值较_________。
3．逻辑函数的反演规则指出，对于任意一个函数F，如果将式中所有的_________互换，_________互换，_________互换，就得到F的反函数⎺F。
4．格雷码又称________码，其特点是任意两个相邻的代码中有_______位二进制数位不同。
5．从TTL反相器的输入伏安特性可以知道两个重要参数，它们是____________和____________。
6．输出n位代码的二进制编码器，一般有__________个输入信号端。
7．全加器是指能实现两个加数和____________三数相加的算术运算逻辑电路。
8．时序电路除了包含组合电路外，还必须包含具有记忆功能的_________电路。
因此，仅用一般的逻辑函数描述时序电路的逻辑功能是不够的，必须引进_________ 变量。
9．要使触发器实现异步复位功能（Q n+1=0），应使异步控制信号（低电平有效）⎺R D=___________，⎺S D=___________。
10．JK触发器当J=K=________时，触发器Q n+1=⎺Q n。
11．n位二进制加法计数器有_________个状态，最大计数值为_________。
12．用555定时器构成的单稳态触发器，若充放电回路中的电阻、电容分别用R、C 表示，则该单稳态触发器形成的脉冲宽度t w≈____________。
13．施密特触发器具有两个_________状态，当输出发生正跳变和负跳变时所对应的_________电压是不同的。
14．组成ROM电路中的输出缓冲器一般由三态门组成，其作用一是实现对输出状态的______________控制，二是提高带负载能力。
15．当RAM的字数够用、位数不够用时，应扩展位数。
其方法是将各片RAM的____________端、R/⎺W端和CS端并联起来即可。
二、选择题1．与晶体三极管组成的电路相比，MOS管组成电路的主要特点是_________ 。
a．电流控制；b．输入电阻高；c．带负载能力强2．下列数码均代表十进制数6，其中按余3码编码的是_________。
a ．0110；b ． 1100；c ．10013． 已知逻辑函数Y=AB+A ⎺B+⎺A ⎺B ，则Y 的最简与或表达式为____________。
a ．A ；b ．A+⎺A ⎺B ；c ． A+⎺B ；d ．⎺A+B4．TTL 与非门扇出系数的大小反映了与非门___________能力的大小。
a ．抗干扰；b ．带负载；c ． 工作速度5． 如果采用负逻辑分析，正或门即____________。
a ．负与门；b ．负或门；c ．或门6．七段显示译码器，当译码器七个输出端状态为abcdefg=0011111时（高点平有效），译码器输入状态（8421BCD 码）应为____________。
a ．0011；b ．0110；c ．0101；d ．01007． 一个8选1数据选择器，其地址输入端（选择控制输入端）的个数应是_________个。
a ．2；b ．3；c ．4；d ．88．要实现输入为多位、输出为多位的功能，应选用中规模集成___________组件。
a ．编码器；b ．译码器；c ．数据选择器；d ．数值比较器 9．对于J-K 触发器，若J=K ，则可完成_________触发器的逻辑功能。
a ．R-S ；b ．D ；c ．T ；d ．J-K10．3个移位寄存器组成的扭环形计数器，最多能形成____________个状态的有效循环。
a ．3；b ．4；c ．6；d ．811． 555定时器输入端U I1端（管脚6）、 U I2 端（管脚2）的电平分别大于32U DD 和 31U DD 时（复位端⎺R D =1），定时器的输出状态是_________。
a ．0 ； b ．1 ； c ．原状态12．555定时器构成的单稳态触发器的触发电压u i 应____________ U DD 。
a ．大于；b ．小于；c ．等于；d ．任意13．只读存储器ROM 的功能是____________。
a ．只能读出存储器的内容且断电后仍保持；b ．只能将信息写入存储器；c ．可以随机读出或写入信息；d ．只能读出存储器的内容且断电后信息全丢失 14．用_________片1k ⨯4 的ROM 可以扩展实现8k ⨯4 ROM 的功能。
a．4；b．8；c．16；d．32三、简述题。
1．最小项的性质。
2．组合电路产生竞争冒险的原因及常用的消除竞争冒险的方法。
3．用中规模集成计数器构成任意进制计数器的三种方法及各自的原理。
四、分析、设计、化简题4．1将下列逻辑函数化简成最简与或表达式。
（1）Y1=A⎺B⎺C+⎺A⎺B+⎺AD+C+BD（用公式法）（2）Y2=AB⎺C+AB⎺D+⎺ABC+AC⎺D（⎺B⎺C+⎺BD=0）（3）Y3（A，B，C，D）=∑ m（2，3，7，8，11，14）+∑ d（0，5，10，15）4．2TTL电路如图4．2 (a)所示，写出输出Y的逻辑表达式，试根据图（b）的波形画出输出Y的波形。
（a）（b）图4．24．3 试用以下几种组件分别实现逻辑函数F = AB + AC + BC（1）四选一数据选择器（四选一数据选择器的逻辑功能见式4.3.1）；（2）3线－8线译码器T4138（逻辑功能见式4.3.2）；数据选择器和译码器的外部引线排列示意图分别见图4.3.1和图4.3.2， T4138选通时，S1＝1，⎺S2＝⎺S3＝0。
Y=（D10⎺A2⎺A1+ D11⎺A2A1+ D12A2⎺A1+ D13A2A1）S（式4.3.1）（式4.3.2）图4.3.1 图4.3.2 4．4 分析图4.4电路，2线—4线译码器的功能表达式见式4.4。
（1）写出输出F的表达式；（2）填表4.4；（3）说明图4.4电路的功能。
Y0=⎺A1⎺A0，Y1=⎺A1A0，Y2=A1⎺A0，Y3=A1A0 （式4．4）表4.4A1 A0 F0 00 11 01 1图4.44．5两片3线－8线译码器连成的电路如图4.5所示。
3线－8线译码器T4138逻辑功能表达式见式4.5，正常工作时S1＝1，⎺S2＝⎺S3＝0。
分析电路，填写真值表（见表4.5），说明电路功能。
图 4.5（式4.5）表4.5输入输出输入输出D3D2 D1 D0⎺Y0⎺Y1⎺Y2⎺Y3⎺Y4⎺Y5⎺Y6⎺Y7D3D2 D1 D0⎺Y8⎺Y9⎺Y10⎺Y11⎺Y12⎺Y13⎺Y14⎺Y15 0 0 0 0 1 0 0 00 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 00 1 11 0 0 1 0 1 1 1 0 1 1 14．6 电路如图4.6所示，图中① ~ ⑤均为2线—4线译码器。
1．欲分别使译码器① ~ ④处于工作状态，对应的C、D应输入何种状态（填表4.6.1）；2．试分析当译码器①工作时，请对应A、B的状态写出⎺Y10 ~ ⎺Y13的状态（填表4.6.2）；3．说明图4.6电路的逻辑功能。
2线—4线译码器的功能见式4.6，工作时⎺S = 0。
（式4. 6）图4.6表4.6.1 表4.6.2处于工作状态的译码器C D应输入的状态C DA B ⎺Y10⎺Y11⎺Y12 ⎺Y13①②③④0 00 11 0 1 14．7 触发器电路如图4.7 (a) 所示，写出触发器输出端Q的表达式并根据图(b) 给定的波形，对应画出各输出端Q的波形。
设各触发器的初始状态均为“0”。
（a）（b）图4.74．8触发器电路如图4.8(a) 所示，写出触发器输出Q的表达式并根据图(b) 给定的波形，对应画出各输出端Q的波形。
设各触发器的初始状态均为“0”。
（a）(b)图4.84．9 触发器电路如图4.9 (a) 所示，写出触发器输出端Q的表达式并根据图(b) 给定的波形，对应画出各输出端Q的波形。
设各触发器的初始状态均为“0”。
(a)（b ） 图4. 94．10 十进制计数器T4160构成的计数器电路如图4. 10所示。
T4160的功能见表4. 10。
（1）分析该电路是几进制计数器，画出状态转换图； （2）若改用复位法，电路该如何连接，画出连线图。
表4.10 CP ⎺R D ⎺LD S 1 S 2 工作状态 图4. 10⨯ ↑⨯ ⨯ ↑ 0 ⨯ 1 01 1 1 1 1 1⨯ ⨯ ⨯ ⨯ 0 1 ⨯ 0 1 1 清 零 预置数 保持(包括C) 保持(C ＝0) 计 数4．11 电路如图4.11所示。
3线-8线译码器的功能表达式参见式4．5，十进制计数器的功能参见表4．10。
（1）说明虚线框内的电路为几进制计数器，画出状态转换图； （2）说明整个电路实现什么功能。
图4.114．12 由4位同步二进制计数器T4161组成的电路如图4.12， T4161的功能参见表4. 10。
试求：（1）当预置数输入端D3D2D1D0分别为0011和0101时，计数器的计数进制各为多少？（2）画出两种情况下的状态转换图。
图4.124．13分析图4.13计数器电路的功能，分别写出M =1和M =0时 LD的表达式，说明当M =1和M =0时电路的进制。
T4161为四位二进制加法计数器，其功能参见表4.10。
图4.134．14试用四位二进制加法计数器T4161芯片构成十三进制加法计数器，其状态转换图见图4.14（a），T4161的外部引线排列见图4.14（b）、功能参见表4.10。
（a）（b）图4.144．15电路如图4.15所示。
分析电路，说明它是几进制加（减）法计数器，画出状态转换图。
如果要使电路实现相应的逆运算，电路应如何连接，画出电路连接图。
T4191是四位同步可逆计数器，其功能见表4.15所示。
表4.15⎺S ⎺LD M CP工 作 状 态图4.150 1 0 ↑ 0 1 1 ↑ ⨯ 0 ⨯ ⨯ 1 1 ⨯ ⨯加 法 计 数 减 法 计 数 预 置 数 保 持4．16 555定时器见图4.16（a ）所示。
（1）试用图（a ）所示的555定时器构成一个施密特触发器，画出连线图； （2）定性画出该施密特触发器的电压传输特性；（3）若电源电压U cc=6V ，输入电压为图（b ）所示的三角波，对应画出输出u o 的波形。
（a ） （b ）图4.164．17 试用图4.17 的ROM 设计一个全加器，全加器的真值表见表4.17，写出输出F 1 F 0的表达式，并在其输出交叉点上标出连接状态图。