数字电子技术考试题及答案
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术试题及答案题库
《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分一、填空题（每空1分，共20分）1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（ ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
数字电子技术试卷及答案五套
数字电子技术试卷一、选择题：A组：1.如果采用偶校验方式，下列接收端收到的校验码中，（ A ）是不正确的A、00100B、10100C、11011D、11110２、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和３、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器４、下列触发器中没有约束条件的是（D）A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器５、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器６、编码器（A）优先编码功能，因而（C）多个输入端同时为１。
A、有B、无C、允许D、不允许７、（D）触发器可以构成移位寄存器。
A、基本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器８、速度最快的A/D转换器是（A）电路A、并行比较型B、串行比较型C、并－串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.（电子专业作）对于VHDL以下几种说法错误的是（A ）A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明部分、实体和结构体等三部分构成C VHDL程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D 结构体是描述元件内部的结构和逻辑功能B组：1、微型计算机和数字电子设备中最常采用的数制是--------------------------------（ A ）A.二进制B.八进制C. 十进制D.十六进制2、十进制数6在8421BCD码中表示为-------------------------------------------------（ B ）A.0101B.0110C. 0111D. 10003、在图1所示电路中，使__AY 的电路是---------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------（ D ）A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------（ C ）A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、已知输入A、B和输出Y的波形如下图所示，则对应的逻辑门电路是-------（ D ）A. 与门B. 与非门C. 或非门D. 异或门7、下列电路中属于时序逻辑电路的是------------------------------------------------------（ B ）A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的---------（ A ）A. 延迟B. 超前C. 突变D. 放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路--------------------------------------------------------------------------------（ C ）A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如下图，正确输出的波形是-----------------------------------------------（ A ）A. ○1B. ○2C. ○3D. ○4C组：1．十进制数25用8421BCD码表示为 B 。
数字电子技术试题及答案(题库)(绝密)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为： 、 和 。
4 . 主从型JK 触发器的特性方程 = 。
5 . 用4个触发器可以存储 位二进制数。
6 . 存储容量为4K×8位的RAM 存储器，其地址线为 条、数据线为 条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。
图 12.下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。
A 、或非门B 、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为： 、 和 。
4 . 主从型JK 触发器的特性方程 = 。
5 . 用4个触发器可以存储 位二进制数。
6 . 存储容量为4K×8位的RAM 存储器，其地址线为 条、数据线为 条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（ ）图。
图 12.下列几种TTL 电路中，输出端可实现线与功能的电路是（ ）。
A 、或非门B 、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术试题及答案(题库)
《数字电子技术》试卷姓名:__ _______ 班级：__________ 考号:___________ 成绩：____________本试卷共 6 页，满分100 分；考试时间:90 分钟；考试方式:闭卷1. 有一数码10010011，作为自然二进制数时，它相当于十进制数( ）,作为8421BCD码时，它相当于十进制数( ）。
2.三态门电路的输出有高电平、低电平和（）3种状态.3．TTL与非门多余的输入端应接（）.4．TTL集成JK触发器正常工作时,其和端应接（）电平。
5。
已知某函数，该函数的反函数=（）.6. 如果对键盘上108个符号进行二进制编码,则至少要（）位二进制数码。
7。
典型的TTL与非门电路使用的电路为电源电压为( ）V，其输出高电平为（）V,输出低电平为( ）V, CMOS电路的电源电压为( ）V 。
8．74LS138是3线—8线译码器,译码为输出低电平有效，若输入为A2A1A0=110时，输出应为( )。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。
该ROM有（）根地址线，有( ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后,最大计数容量为（）位。
11。
）；Y3＝( ）。
12.13.二、分）错选、多选或未选均无分。
）1。
函数F（A,B，C)=AB+BC+AC的最小项表达式为（）。
A．F(A,B，C）=∑m（0,2,4） B. (A，B，C）=∑m（3，5，6，7）C．F(A,B,C)=∑m(0，2，3，4) D。
F（A，B,C）=∑m（2,4，6，7）2．8线-3线优先编码器的输入为I0—I7 ,当优先级别最高的I7有效时，其输出的值是( ）.A．111 B。
010 C。
000 D. 1013．十六路数据选择器的地址输入（选择控制)端有( )个。
A．16 B.2 C。
4 D。
84。
有一个左移移位寄存器,当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是( ）。
(完整版)数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数字电子技术考试题及答案pdf下载
数字电子技术考试题及答案pdf下载
以下是数字电子技术考试题及答案的PDF下载内容：
1. 单项选择题
1.1 在数字电路中，基本的逻辑运算有哪些？
A. 与、或、非
B. 与、或、异或
C. 与、或、非、异或
D. 与、或、非、异或、同或
1.2 答案：C
2. 多项选择题
2.1 以下哪些是数字电路中常用的触发器？
A. SR触发器
B. JK触发器
C. D触发器
D. T触发器
2.2 答案：ABCD
3. 判断题
3.1 逻辑门电路中的“0”和“1”分别代表低电平和高电平。
正确
3.2 答案：正确
4. 填空题
4.1 在数字电路中，一个四输入的与门电路的输出只有在所有输入都为“1”时才为“1”。
4.2 答案：正确
5. 简答题
5.1 描述D触发器的功能。
5.2 答案：D触发器是一种具有两个稳定状态的双稳态电路，它可以存储一位二进制信息，并且其输出状态仅在时钟脉冲的上升沿或下降沿时发生变化。
6. 计算题
6.1 给定一个逻辑函数F(A,B,C) = Σ(0,1,2,3,7)，求其最小项表达式。
6.2 答案：F(A,B,C) = A'B'C + A'BC' + AB'C + ABC
7. 设计题
7.1 设计一个电路，实现输入信号A和B的异或逻辑。
7.2 答案：可以使用一个异或门来实现，电路图如下所示：
[电路图省略]
以上为数字电子技术考试题及答案的PDF下载内容。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
精品文档 . 太原科技大学 数字电子技术 课程试卷 B 卷
一、单选题（20分，每小题1分）请将本题答案全部写在下表中 题号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 答案 B A D C A B A D C B B A D C C 1、8421BCD码10000001转化为十六进制数是( )。 A、15 B、51 C、81 D、18 2、n位二进制数的反码或其原码，表示的十进制数是( )。
A、21n B、2n C、12n D、2n 3、TTL与非门多余输入端的处理是( )。 A、接低电平 B、任意 C、 通过 100W电阻接地 D、通过 100kW电阻接地
4、OD非门在输入为低电平（输出端悬空）情况下，输出为( )状态。 A、高电平 B、低电平 C、开路 D、不确定 5、与()YABA=ee相等的逻辑函数为（ ）。 A、YB= B、YA= C、YAB=? D、YAB=e 6、下列(,,)FABC函数的真值表中1Y=最少的为( )。
A、YC B、YABC C、YABC D、YBCC 7、( )是组合逻辑电路的特点。 A、输出仅取决于该时刻的输入 B、后级门的输出连接前级门的输入 C、具有存储功能 D、由触发器构成 8、半加器的两个加数为A和B，（ ）是进位输出的表达式。
A、AB B、AB+ C、AB D、AB 9、欲使JK触发器1nQQ+=，J和K取值正确的是（ ）。 A、,JQKQ== B、JKQ== C、0JK== D、,1JQK== 10、字数为128的ROM存储器存储容量为1204位，字长为（ ）位，地址线为（ ）根。 A、8，8 B、8，7 C、4，7 D、4，8 11、一个四位二进制减法计数器初始状态为0110，经过101个脉冲有效沿触发后，它的输出是 ( )。 A、0000 B、0001 C、0011 D、0010 12、要用1K×8的RAM扩展成8K×16的RAM，需选用( )译码器。 A、 3线-8线 B、2线-4线 C、1线-2线 D、4线-16线
题 号 一 二 三 四 五 六 七 八 九 十 总 分 分 数 精品文档
. 13、施密特触发器可以把（ ）波形变换成（ ）波形。 A、正弦，三角 B、矩形，三角 C、三角，方波 D、正弦，矩形 14、555定时器可以组成的多谐振荡器，Vcc=9V，则电容器电压Uc最大为（ ），可以通过改变（ ）改变Uc的大小。 A、6V，充电回路电阻、电容值 B、3V，充电回路电阻、电容值 C、6V，Vcc D、3V，Vcc 15、八位的逐次比较式A/D转换器完成一次转换的时间为0.08 s，其时钟信号频率（ ）Hz A．60 B．80 C．100 D．120 二、化简题（10分，每小题5分）要求有详细的解题步骤 1、用公式法将函数式1F化简为最简与或式； 2、用卡诺图化简法化简2F
1()()()FABCDABABCADBCgg
(2分) 三、(10分)判断图题3所示各电路为TTL或CMOS结构时的输出是高电平还是低电平，并将结果填入表 题3中。 & =1
IH V
50KΩ
1
500ΩIH
V
VCC
IHV&3kΩVCC
50kΩVCC
Y2Y3Y
4
Y5
(a)(b)(d)(c)图 题3.1 &VCC IHVY ILV(e)1100kΩ
表 题3.1 图(a) 图(b) 图(c) 图(d) 图(e) TTL结构 高阻态(1分) 低电平(1分) 高电平(1分) 高电平(1分) 高电平(1分) CMOS结构 高阻态(1分) 低电平(1分) 低电平(1分) 高电平(1分) 低电平(1分)
四、(10分)M为三位二进制数，设计一个具有数据范围指示功能的组合逻辑电路，使之能区分下列三种情况：①0≤M≤2；②3≤M≤5；③6≤M≤7；设构成M的三位二进制数分别为A、B、C，其中A为高位，C为地位；对应与①、②、③三种情况的输出为X、Y、Z，且高电平（逻辑“1”）代表M在范围内。 要求： 1、根据题目要求进行逻辑抽象，列写逻辑真值表和函数式； 2、在图 题4.1中用3线-8线译码器74LS138实现逻辑函数。 解：1、逻辑真值表如表 题4.1所示（2分）；函数式为下式。2、74LS138实现逻辑函数如图 题4.1所示。（5分） ,,XABCABCABCYABCABCABCZABCABC=++=++=+（3分）
()()()()(2)()0(3)ABCABCADBCABCADBCABCADBCABCDABCABCggg分
分
2(,,,)(0,1,2,8,10,12,13,14,15)FABCDmABBDABC（3分）F2
ABCD
00011110
0001111011111111
1精品文档
. 表 题4.1
五、(15分)写出如图2所示电路的驱动方程、状态方程、输出方程、状态表和状态图，并按照所给波形画出输出端Y的波形（Q 初值为0），并说明是何种状态机（摩尔、梅里）。
C1JK=1
1AY
CLKQ
Q
图 题5.1
CLKAQ
图 题5.2Y
表 题5.2 解：驱动方程：JKAQ（2分） 状态方程：1nQAQQ（2分） 输出方程YQA（2分） 梅里型（2分） 状态表如表题5.2所示：（2分）
状态图如图题5.3所示。（2分）输出的波形图如图题5.2所示。（3分。Q： 2分；Y： 1分） 六、(10分)试用JK触发器设计一个同步2位二进制（四进制）加法计数器。要求画出状态图、列写状态表、写出驱动方程并在图题6.1中完成逻辑图。 表 题6.1
11Q1Q0000110图 题6.2
C1JKQC1JK
Q
图 题6.1CLKFF0FF1
01
1
A B C X Y Z 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 0 0 1 1 1 1 0 0 1
A Q Qn+1 Y 0 0 1 1 0 1 1 0 1 0 0 0 1 1 0 0
Q1Q0 1110nnQQ++ 00 01 01 10 10 11 11 00
Q00/11/01/00/01A/Y
图 题5.3
A1
A0
图题4.1
A2
S2
S3S1Y0Y1Y2Y3Y4Y5Y6Y7
74LS138
ABC
1
&
&X
Y&Z精品文档
. 解：状态图如图题6.2所示(2分)；状态表如表题6.1所示(2分)； 驱动方程为11110100101011022,(2),1(2)nnQQQQQQQQQQJKQJK++=+=+?===分分；逻辑图如图题6.1所示(2分)。
七、(10分)试说明图题7.1所示由十进制计数器74LS160（异步清零，同步置数功能）构成的计数器为多少进制，为同步级联还是异步级联方式？试使用两片16进制计数器74LS161（异步清零，同步置数功能）采用异步级联、整体清零法组成相同进制数的计数器，设计数器初始状态QD QC QB QA =0000。
CLKLOADEPQA
QB
QC
QD
RCOABCD
ETCLRCLK
74LS160图 题7.1
CLKLOADEPQA
QB
QC
QD
RCOABCD
ETCLR
74LS160111
解：图题7.1为21进制计数器(3分)，采用的是同步级联方式(2分)；用74LS161实现相同的进制数如图题7.2所示。(5分) CLKLOADEPQA
QB
QC
QD
RCOABCD
ETCLRCLK
74LS161CLK
LOADEPQA
QB
QC
QD
RCOABCD
ETCLR
74LS161111
&
图 题7.2 八、（20分）电路如图 题8.1所示，要求做如下分析计算： 1、试计算定时器555的输出信号的周期T1为多少ms（小数点后保留1位）？（2分） 2、根据图 题8.2所示定时器555的输出信号CLK的波形画出74LS160的QB输出端的波形，并确定其周期T。（3分）； 3、试确定74LS161组成的计数器是多少进制（2分），并画出其状态图；（2分） 4、通过查表 题8.1ROM地址和数据对应表，计算出图 题8.1中74LS161构成的计数器每一个输出状态所对应的DAC0832的输出电压值（VREF=−2.56V）；（3分） 5、在图 题8.3中按照横纵坐标单位标注横纵坐标值（2分），画出输出Vo的波形（3分）图并确定其周期（3分）。 （两个计数器初始状态均为QD QC QB QA =0000）。
CLKQB
图 题8.2
CPCLRLOAD
EPET工作状态
0置零
01预置数1101保持110保持1111计数
表题7.174LS16074LS161功能表