微型计算机技术

《微型计算机技术》综合练习题一、选择题在每小题的四个备选答案中选出一个正确答案，并将其号码填在题干的括号内。

1．8086微机系统的地址总线是（）A）8位B）16位C）20位D）32位2．若某处理器具有64GB的寻址能力，则该处理器具有的地址线的条数为（）A）24 B）32 C）36 D）643．已知8086CPU内部CS=1000H，DS=2000H，IP=3000H，则将要执行指令的代码存放在内存单元中的地址为（）A）4000H B）5000H C）13000H D）23000H4．某内存单元位于代码段中，CS的值为5800H，偏移地址为DC00H，则这个内存单元的物理地址应为（）A）58000H B）65C00H C）68000H D）75C00H5．8086CPU可扩展I/O端口地址的个数最多为（）A）1K B）4K C）8K D）64K6．当8086处于单步工作方式时，必须为1的标志位的是（）A）IF B）SF C）TF D）OF7．8086CPU中断请求线有（）A）1条B）2条C）4条D）8条8．8086微处理器的非屏蔽中断请求信号来自于（）A）CLK引脚B）NMI引脚C）INTR引脚D）GND引脚9．8086微处理器的可屏蔽中断请求信号来自于（）A）CLK引脚B）NMI引脚C）INTR引脚D）GND引脚10．8086CPU在收到中断请求信号、进入中断响应周期以后，必须向中断源发出的信号是（）A）INTR信号B）INTA信号C）HOLD信号D）HLDA信号11．8086工作于最大方式时，系统的控制总线的信号来自（）A）8284 B）8288 C）8087 D）828612．8086CPU在进行读内存操作时，控制信号M/IO和DT/R是A）00 B）01 C）10 D）11 13．8086CPU在进行外设输入操作时，控制信号M／IO和DT／R必须是（）A）00 B）01 C）10 D）11 14．8086CPU在进行内存写操作时，控制信号M/IO和DT/R是（）A）00 B）01 C）10 D）11 15．8086CPU在进行外设输出操作时，控制信号M／IO和DT／R必须是（）A）00 B）01 C）10 D）1116．当8086CPU采样到READY=0，则CPU将（）A）执行停机指令B）插入等待周期C）执行空操作指令D）重新发送地址码17．8088微处理器的指令周期由一到几个总线周期组成。

在第1个总线周期，8088 （）A）从内存中取出指令操作码B）从内存中取出指令操作数C）从内存中取出指令操作码和操作数D）从内存中取出指令操作码的地址18．8086CPU的基本总线周期由T1、T2、T3、T44个时钟周期组成，系统规定在存储器读总线周期时，读命令信号RD在T2开始时有效，在T4开始时变为无效，而存储器的地址信号应发生在（）A）T1时B）T2时C）T3时D）T4时19．8086CPU在存储器读／写时遇到READY无效后可插入（）A）1个等待周期B）2个等待周期C）3个等待周期D）等待周期个数由具体情况而定20．如果某一存储芯片的8根据址线引脚是分行列输入地址的，数据线为1位，则该存储器芯片的存储容量为（）A）256×1位B）1K×1位C）16K×1位D）64K×1位21．启动一次存储器操作，到完成该操作所经历的时间称为（）A）存储周期B）存取周期C）读周期D）写周期22．在工作过程中需要不断刷新的存储器是（）A）SARM B）DRAM C）PROM D）NVRAM 23．某半导体静态存储器芯片的地址线为A12～A0，数据线为D3～D0，若组成容量为32KB 存储器，需要该种存储芯片的片数为（）A）2片B）4片C）8片D）16片24．某系统主存储器中，ROM空间在F0000H～FFFFFH范围内，该空间存储容量为（）A）64KB B）256KB C）512KB D）1MB 25．有一微机系统，采用CPU的低10位地址线A0～A9作为输入/输出口的地址线，系统中某接口芯片内部有16个端口地址，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）A）A5～A9B）A4～A9 C）A2～A9D）A0～A9 26．8086CPU从静态RAM6116读出数据的条件是使6116的控制线（）A）CE＝L、OE＝L、WE＝H B）CE＝L、OE＝L、WE＝LC）CE＝L、OE＝H、WE＝L D）CE＝L、OE＝H、WE＝H27．某容量为16KB的采用全译码的RAM的起始地址为30000H，则其末地址为（）A）307FFH B）30FFFH C）33FFFH D）34FFFH28．采用部分译码法的片选控制（）A）有地址重叠问题B）没有地址重叠问题C）地址一定是不连续的D）地址一定是连续的29．在内存储器的连接中，有三种片选控制电路，即全译码、部分译码和线选，则会产生地址重叠的是（）A）全译码和部分译码B）全译码和线选C）部分译码和线选D）全译码、部分译码和线选30．独立I/O端口编址方式中，端口地址范围是（）A）00000H~FFFFFH B）0000H~FFFFH C）00H~FFH D）0~128 31．CPU执行“IN AL ，40H”指令时，下列信号为高的是（）A）RD B）WR C）M/IO D）INTA32．CPU执行“OUT 40H，AL”指令时，下列信号为高的是（）A）RD B）WR C）M/IO D）INTA33．当输入接口芯片的RDY（就绪信号）为高时，表示接口芯片中输入寄存器（）A）输出数据已满B）输入数据已满C）输出数据已空D）输入数据已空34．当CPU与打印机以程序查询方式相连接，并送数据供打印机打印时，CPU的大部分时间均用于（）A）读打印机状态信息并判断B）向打印机送数据C）执行算术运算指令D）CPU停机35．CPU不断检测外设状态，当外设准备就绪后，才进行数据传送。

这种数据传送方式称为（）A）无条件传送方式B）查询传送方式C）中断传送方式D）DMA传送方式36．当CPU复位时，中断允许触发器处于（）A）复位状态B）置位状态C）随机状态D）不定状态37．NMI线上的中断请求是（）A）可屏蔽的B）不可屏蔽的C）有时可屏蔽的，有时不可屏蔽的D）可以设置IF位对其屏蔽38．产生INTR中断请求信号的是（）A）CPU B）I/O接口C）运算器D）控制器39．在8086CPU的下列4种中断中，需要由硬件提供中断类型码的是（）A）INTR B）INTO C）INT n D）NMI40．对于一低速外设，在外设准备数据期间希望CPU能做自己的工作，只有当外设准备好数据后才与CPU交换数据。

完成这种数据传送最好选用的传送方式是（）A）无条件传递方式B）查询传送方式C）中断传送方式D）DMA传送方式41．中断响应过程中，CPU在做保护断点工作时压入堆栈的是断点处的（）A）指令B）IP值C）CS值D）IP值和CS值42．为了能正确地实现中断返回，CPU在中断响应过程中（）A）识别中断源B）断点压栈C）获得中断服务程序入口地址D）清除中断允许标志IF43．当进入中断过程时，CPU把断点处的有关内容压入堆栈保护，并清除（）A）TF B）IF C）OF D）TF和IF44．所有中断处理（服务）过程的最后一条可执行指令必须是（）A）RET B）IRET C）HALT D）STOP45．微处理器只启动外设而不干预传送过程的传送方式是（）A）中断传送方式B）DMA传送方式C）查询传送方式D）无条件传送方式46．在高速且大量传送数据场合，微机系统中数据传送的控制方式一般用（）A）无条件传送方式B）查询传送方式C）中断传送方式D）DMA传送方式47．在直接存储器存取方式中，控制外设和存储器之间数据传输的器件是（）A）CPU B）中断控制器C）外设D）DMA控制器48.在PC机常用芯片中，可接管总线控制传送的是（）A）并行接口芯片B）中断控制芯片C）定时器/计数器芯片D）DMA控制器芯片49．在DMA传送方式中，对数据传递过程进行控制的硬件称为（）A）数据传递控制器B）直接存储器C）DMAC D）DMA T50．当DMA控制器向CPU请求使用总线后，CPU在（）时间响应这一请求。

A）时钟周期完B）等待周期完C）总线周期完D）指令周期完51．DMA方式下，数据块传送完后，DMAC撤除（）A）DACK信号B）READY信号C）HOLD信号D）BUSAK信号52．DMA数据传送方式中DMA控制器接到CPU发出的（）A）HOLD信号后接管总线控制权B）READY信号后接管总线控制权C）HLDA信号后接管总线控制权D）DACK信号后接管总线控制权53．8086系统内存区中的数据存放如下：0000：0050 B3 18 8A CC 4D F8 00 F0 41 F8 00 F0 C5 18 8A CC 0000：0060 39 E7 00 F0 A0 19 8A CC 2E E8 00 F0 D2 EF 00 F0 则INT 15H中断服务程序的入口地址为（）A）F000：F84D B）A019：8ACC C）CC8A：19A0 D）4DF8：00F0 54．8086CPU在中断响应周期中获得中断类型号为14H，则中断服务程序入口地址存放在（）存储单元中。

A）0080－0083H B）0050－0053H C）0056－0059H D）0060－0063H 55．因为8086CPU的中断型号是8位二进制数，所以中断向量表由（）字节组成。

A）256 B）512 C）1024 D）204856．在下列类型的8086CPU中断中，中断优先权最低的是（）A）除法出错中断B）可屏蔽中断C）不可屏蔽中断D）单步中断57．位于CPU内部的I F触发器是（）A）中断请求触发器B）中断允许触发器C）中断屏蔽触发器D）中断响应触发器58．8259A优先级中断控制器有5种优先级管理方式，系统上电而未对8259A优先级管理方式初始化时，自动进入（）A）自动循环方式B）特殊循环方式C）查询排序方式D）完全嵌套方式59．每一片8259A最多可管理的中断源有（）A）4级B）7级C）8级D）16级60．在8259A内部，用于反映当前CPU正在执行哪些中断源程序的部件是（）A）中断请求寄存器B）中断服务寄存器C）中断屏蔽寄存器D）中断优先级比较器61．设8255A的端口地址为60H～63H，则控制字寄存器的地址为（）A）60H B）61H C）62H D）63H62．设8255A的端口地址为40H~43H，则端口B的地址为（）A）40H B）41H C）42H D）43H63．8255A的置位/复位控制字只能适用于（）A）端口A B）端口B C）端口C D）控制端口64．8255A和PA、PB、PC三个端口可分为A组、B组。