图26555定时器构成的施密特触发器
555定时器
VC C
Rd
VCC
8
1V 3 CC
Rd
4
8
4 3
uo
放电端
1
1
DIS
CV 5 TH 6
7 6 2 1
+ +
1 V 3 CC
1
3 OUT 7 DIS
高触发端 低触发端
TH TL
输出端
5
CV
TL 2
+ + -
1
电压控制端
GND
1
GND
地
图4-9-1 555定时器电路框图
图4-9-2 555定时器符号图
t Cτ ()]e
5
为此需要确定三要素：
uC (0) =0V、 uC (∞) =VCC、 =RC， 当t= tw时，uC (tw) =2 VCC /3代入公式 于是可解出
t w RCln3 1.1RC
注意:触发输入信号的逻辑电平，在无触发时是高电平，必须大于2VCC/3, 低电平必须小于1VCC/3，否则触发无效。
图4-9-13 施密特触发器的示波器波形图
4.9.5 555定时器构成压控振荡器(VCO) 一般的振荡器若要改变振荡频率必须改变选频网络的 参数值，不太方便。上述555定时器构成的振荡器，只要改 变控制电压的数值即可改变振荡频率，易于控制。通过外 加控制电压去改变振荡器的频率，这样的振荡器就是电压 控制振荡器，简称压控振荡器，用VCO表示。 利用555定时器的5脚，可以方便实现这一功能。由于 555定时器是一种低价格通用型的电路，其压控非线性较 大，性能较差，只能满足一般技术水平的需要。如果需要 高的性能指标，可采用专用的压控振荡器芯片，如AD650 等。AD650将在其它章中介绍。
《数字电路》总复习题
09级4班《数字电路》总复习题（没有DAC 、ADC 部分！！） 一、填空题 1．在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。
因此在电路结构上，一般由 组合而成。
2．（35）10=（ ）2， （10101）2=（ ）103． 电路能产生周期的脉冲波形； 电路可将正弦波变成矩形波。
4．三态门具有 、 、 三种状态，因此常用于 结构中。
5．右图所示的波形是一个 进制 （加、减）法计数器的波形。
若由触发器组成该计数器，触发器的个数应为 ，它有 个无效状态，分别为 和 。
6．组合逻辑电路的设计步骤为：① ； ② ； ③简化和变换逻辑表达式，从而画出逻辑图。
7．欲将一个频率为10kH Z 的矩形波变换成频率为1kH Z的矩形波，应选用 电路。
8．逻辑表达式C AB Y +A CD+A BD 的最小项之和的形式是：。
9．分析组合逻辑电路的步骤为：① ；② ；③ ；④ 根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。
10．为实现图逻辑表达式的功能，请将多余输入端C 进行处理（只需一种处理方法）其中图Y 1、Y 2为TTL 电路，图Y 3、Y 4为CMOS 电路。
Y 1的C 端应 ，Y 2的C 端应 ，Y 3的C 端应 ，Y 4的C 端应 。
11．在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前状态无关的逻 辑电路称为 ，而若逻辑电路的输出状态不仅与输出变量的状态有关，而且还与系统原先的状态有关，则称其为 。
12．双极性三极管饱和工作状态的条件是 。
13．正与门与 门等效。
CP 0Q 1Q 2Q14．“逻辑相邻”是指两个最小项________因子不同，而其余因子________。
15．数字比较器是用于对两数 ，以判断其 的逻辑电路。
16．数（11011011）2转化为八进制数是 ，十六进制数是 。
17．在同步计数器中，各触发器的CP 输入端应接 时钟脉冲。
10套数字电路复习题带完整答案
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
数电填空题
1．二进制数（1011.1001）2转换为八进制数为 13.41 ，转换为十六进为B9 。
2．数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
3．已知逻辑函数F ＝A ⊕B ，它的与非-与非表达式为 A B A B ，或与非表达式为 ()()A B A B++ 。
4．5个变量可构成 32 个最小项，变量的每一种取值可使 1 个最小项的值为1。
5．555定时器构成的施密特触发器，若电源电压V CC ＝12V ，电压控制端经0.01µF 电容接地，则上触发电平U T+ ＝ 8 V ，下触发电平U T –＝ 4 V 。
6．逻辑函数的两种标准形式分别为7．将2004个“1”异或起来得到的结果是 08．半导体存储器的结构主要包含三个部分，分别是地址译码器、存储矩阵、输出缓冲器9．8位D/A 转换器当输入数字量10000000为5v 。
若只有最低位为高电平，则输出电压为（ 0.039 ）v ；当输入为10001000，则输出电压为（ 5.31 ）v 。
10．就逐次逼近型和双积分型两种A/D 转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换速度快。
11．由555定时器构成的三种电路中，（施密特触发器）和（单稳态触发器）是脉冲的整形电路。
12．与PAL 相比，GAL 器件有可编程的输出结构，它是通过对（结构控制字）进行编程设定其（输出逻辑宏单元）的工作模式来实现的，而且由于采用了（E 2CMOS ）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
13．逻辑函数有四种表示方法，它们分别是真值表、逻辑图、逻辑表达式、卡诺图。
14．将2004个“1”异或起来得到的结果是 0 。
15．目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TTL ）电路和（CMOS ）电路。
16．施密特触发器有（两）个稳定状态.，多谐振荡器有（0）个稳定状态。
17．已知Intel2114是1K* 4位的RAM 集成电路芯片，它有地址线（10）条，数据线（4）条。
数电填空
1 由555定时器构成的三种电路中，（施密特触发器 ）和（单稳态触发器）是脉冲的整形电路。
2 逻辑函数有五种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）、（波形图）和（卡诺图 ）。
3 将2004个“1”异或起来得到的结果是（ 0 ）。
4 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ TTL ）电路和（ CMOS ）电路。
5 (101.010)2=( 5.4 )16=( 5.25 )106 (－00101)2的原码为( 100101 )2，补码为( 111011 )27 5个变量可构成 32 个最小项，全体最小项之和为 1 。
8 施密特触发器有（两 ）个稳定状态.，多谐振荡器有（ 0 ）个稳定状态。
9 四位二进制加法计数器的初始状态为0100，四个CP 脉冲后它的状态为 1000 。
10 TTL 门电路输出高电平为 3.4 V ，阈值电压为 1.4 V ；11 触发器按动作特点可分为基本型、 同步型 、主 和边沿型；12 组合逻辑电路产生竞争冒险的内因是 逻辑器件的传输延时 ；13 三位二进制减法计数器的初始状态为101，四个CP 脉冲后它的状态为 001 ；14 四位DAC 的最大输出电压为5V ，当输入数据为0101时，它的输出电压为 5/3 V ；15 A/D 和D/A 转换器最重要的两个指标为 转换数度 和 转换精度 。
16 如图1所示，A=0时，Y= 0；A=1，B=0时，Y= 1 ；17 C A AB Y +=，Y 的最简与或式为 Y AB AC =+；18 如图2所示为TTL 的TSL 门电路，EN=0时，Y 为 高阻态、 ，EN=1时，Y=A Y = ； 19 触发器按逻辑功能可分为RS 触发器、JK 触发器、T 触发器、T’触发器和D 触发器20 四位二进制减法计数器的初始状态为0011，四个CP 脉冲后它的状态为 1111 ；21 按照逻辑功能的不同特点，数字电路可分为 组合逻辑电路 和 时序逻辑电路 。
东北大学22春“电气工程及其自动化”《数字电子技术基础Ⅰ》作业考核题库高频考点版(参考答案)试题号2
东北大学22春“电气工程及其自动化”《数字电子技术基础Ⅰ》作业考核题库高频考点版（参考答案）一.综合考核(共50题)1.逻辑函数F+AB+的对偶式F'为()。
A.B.C.D.参考答案：B2.由555定时器构成的单稳态触发器，改变控制电压Vco时，则可改变()。
A.输出脉冲的幅值B.输出脉冲的周期C.输出脉冲的宽度D.对输出脉冲无影响参考答案：A3.要使TTL与非门工作在转折区，可使输入端对地外接电阻RI()。
A.>RONB.C.ROFFD.>ROFF参考答案：C4.N个触发器可以构成能寄存()位二进制数码的寄存器。
A.N-1D.2N参考答案：C5.欲将容量为128×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端为()。
A.1B.2C.3D.8参考答案：D6.用二进制异步计数器从0做加法，计到十进制数178，则最少需要()个触发器。
A.8B.7C.6D.2参考答案：A7.由555定时器构成的施密特触发器，改变控制电压Vco时，则()。
A.改变输出UO的幅值B.改变低电平的UOL数值C.改变高电平UOH的数值D.改变回差电压ΔUT参考答案：D8.寻址容量为16K×8的RAM需要()根地址线。
A.4B.8C.14D.169.将TTL与非门作非门使用，则多余输入端应做()处理。
A.全部接高电平B.部分接高电平，部分接地C.全部接地D.部分接地，部分悬空参考答案：A10.将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程为()。
A.采样B.量化C.保持D.编码参考答案：A11.存储8位二进制信息要()个触发器。
A.2B.3C.4D.8参考答案：D12.把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
()A.正确B.错误参考答案：BA.以上都不对B.QC.1或/QD.1参考答案：C14.由555定时器构成的施密特触发器，改变控制电压Vco时，则()。
思考题：——精选推荐
思考题：习题：1、⽤数字存储⽰波器测试直流信号时，若采⽤Quick Meas测试应选哪项参数？A、Peak——PeakB、Average答案：B2、⼩规模的TTL电路，不⽤的输⼊端可以悬空处理，此时相当于。
A、⾼电平B、低电平答案：A3、输出阻抗为50Ω的信号源输出V PP=1V,f=1kH Z的信号，⽤⽰波器测量空载时的输出信号V PP= 。
答案：2V4、动态测试对于模拟集成电路要加上，对于数字电路，输⼊信号多采⽤。
答案：交流测试信号，连续脉冲，周期性变化的逻辑信号。
5、若给数字提供1KHz的时钟信号，应采⽤。
A、1KHz TTL信号B、1KHz 峰峰值为5V的标准⽅波信号C、两者均可答案：A6、判断：由数据选择器和数据分配器组成的多路数据传送系统，既可传送数字信号，⼜可传送模拟信号。
（）答案：错误7、判断：集成电路都是有源器件。
（）答案：正确8、集成电路按所体现的功能可分为：，，，。
答案：模拟集成电路，数字集成电路，接⼝电路，特殊电路。
9、静态测试是只研究电路的各种_________________情况，不去管各种状态间的转换的过渡情况。
对于模拟集成电路，此时不加___________________；对于数字集成电路，多采⽤____________________________________________。
答案：静态和稳态，交流测试信号，逻辑电平或单脉冲10、如何⽤两⽚CD4008实现⼋位⼆进制数加法？画出电路图。
答：可⽤下图实现11、什么异或门可⽤作⾮门⽤？答：因为A⊕B=A B +A B,当B=1时，A⊕1=A，就可实现对A取⾮。
12、全加器实现两数相减时，结果符号如何判断？答：⽤进位位C0来表⽰。
C0=1时，表⽰结果为⾮负数；C0=0时，表⽰结果为负数。
13、为什么CMOS门电路输⼊端不能悬空？答：CMOS电路所有输⼊端不允许悬空。
因为悬空时，其输⼊端电平不定，电路状态将不稳定，⽽且⽤⼿触及悬空端时，极易造成栅极击穿，造成永久性损坏。
复习题(数电)
《数字电子技术》复习题一、填空题1.(127)10= ( )2=( )8=( )16= ( )8421BCD2. n 变量的逻辑函数有 个最小项，任意两个最小项的乘积为3. 计算机键盘上101个键用二进制代码进行编码，至少应为___位二进制代码。
4. 1个变量可构成 个最小项，每种变量的取值可使 个最小项的值为1。
5. 当A=1,B=1,C=0时，A ⊕B ⊕C= ，A+B ⊕C= 。
6. 函数 的反函数 = 。
7. OC 门的典型应用 ， 和 。
8. 除去有高、低电平两种输出状态外，三态门的第三态输出是____状态。
9. 优先编码器74LS148输入为```，输出为、、。
当使能输入，,时，输出应为________________________。
10. n 位二进制代码的线译码器，必然有_____个输出端,且译码器工作时,只有_____个呈现有效电平。
11. 一个十六选一的数据选择器，其选择控制信号端有________个。
12. J-K 触发器在直接复位时应使D R =________ ,D S =________。
13. JK 触发器的特性方程为 。
14. 可控R-S 触发器、J-K 触发器在直接复位时应使D R =_____ ,D S =______。
15. 将D 触发器的D 端连在 端上，假设Q （t ）=0，则经过100个脉冲作用后，它的次态Q(t+100)为_________________________。
16. 构造一个模6计数器需要 个状态， 个触发器。
17. 用四个触发器组成的计数器最多应有 个有效状态，若要构成十二进制计数器，最少用． 个触发器，它有 个无效状态。
18. 由于R-S 触发器有_________个稳态，因此它可记录_________________位二进制码。
若存储一字节二进制信息，需要_____________个触发器。
19. 若要制成一个60分频器，至少需要 片74LS161。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2.振荡周期的计算 • （1） T1的计算 • （2） T2的计算
6.1.2 石英晶体多谐振荡器
为得到频率稳定性很高的脉冲波 形，多采用由石英晶体组成的石英晶 体振荡器，石英晶体的电路符号和阻 抗频率特性如图6.3所示。
图6.3 石英晶体的电路符号及阻抗频率特性
由阻抗频率特性曲线可知，石英晶 体的选频特性非常好，它有一个极为稳 定的串联谐振频率fS，且等效品质因数Q 值很高。当频率等于fS时，石英晶体的电 抗为0 ，而当频率偏离 fS 时，石英晶体的 电抗急剧增大，因此，在串联谐振电路 中，只有频率为fS的信号最容易通过，而 其他频率的信号均会被晶体所衰减。 fP是石英晶体的并联谐振频率 。
由门电路组成的多谐振荡器有多种 电路形式，图6.1是一种由CMOS门电路 组成的多谐振荡器。
图6.1 所示电路的原理图和波形图
图 6 2
. CMOS
门 电 路 组 成 的 多 谐 振 荡 器 的 原 理 图 和 波 形 图
• （1） 第一暂稳态及电路自动翻转的过 程 • （2） 第二暂稳态及电路自动翻转的过 程
第6章 脉冲波形的产生与变换
6.1 多 谐 振 荡 器 6.2 单 稳 态 触 发 器
6.3 施 密 特 触 发 器
6.4 555定时器及其应用
读图练习：ASCII码键盘编码电路
综合训练：数字钟的设计与实现
脉冲波形是数字电路或系统中最常用
的信号。脉冲波形的获取，通常采用两种
石英晶体的串联谐振频率 fS 和并联 谐振频率fP仅仅取决于石英晶体的几何尺 寸，通过加工成不同尺寸的晶片，即可 得到不同频率的石英晶体，并且串联谐 振频率fS和并联谐振频率fP的值非常接近。 用石英晶体组成的多谐振荡器分为 串联型和并联型两种形式。
为了改善输出波形和提高负载能力， 一般在石英晶体振荡器的输出端加一级
② 采用外部定时电阻（阻值应在 1.4 kΩ～40kΩ 之间），此时 Rint 引脚（ 9 脚）应悬空，外部定时电阻接在引脚 Rext/Cext（11脚）和VCC之间。 74121的输出脉冲宽度为
反相器，如图6.4和图6.5所示。
图6.4 串联型石英晶体振荡器
图6.5 并联型石英晶体振荡器
6.1.3 多谐振荡器的应用
多谐振荡器可以产生一定频率、一
定幅值的矩形波或者方波，广泛应用于
音响、报警电路或系统的时钟、计时等
方面，图6.6所示是一种秒信号产生电路。
图6.6 秒信号产生电路
ห้องสมุดไป่ตู้ 6.2 单 稳 态 触 发 器
数。
6.2.1 门电路组成的单稳态触发器
1.微分型单稳态触发器
• （1） 电路组成及工作原理
微分型单稳态触发器可由与非门或 者或非门电路构成，图6.7（a）、（b） 分别为由与非门和或非门构成的单稳态 触发器。
图6.7 微分型单稳态触发器
① 没有触发信号时，电路处于稳态
② 外加触发信号，电路由稳态翻转到暂稳态
6.1.1 门电路组成的多谐振荡器
1.电路组成及工作原理
由门电路组成的多谐振荡器具有以下特点。 ① 电路中含有开关器件，用于产生 高、低电平。常用的开关器件有门电路、 电压比较器、BJT等。 ② 具有合适的反馈网络，将输出电 压反馈到开关器件的输入端使之改变输出 状态。
③ 有延时环节，以获得所需要的 振荡频率。一般情况下，反馈网络兼有 延时作用，由阻容元件构成，利用RC电 路的充、放电特性实现延时。
单稳态触发器可以在外部触发信号作 用下，输出一个一定宽度、一定幅值的脉 冲波形。它具有以下特点。 ① 电路有一个稳态和一个暂稳态。 ② 没有触发信号时，电路始终处于 稳态，在外来触发信号作用下，电路由稳 态翻转到暂稳态。
③ 暂稳态是一个不能长久保持的状 态，由于电路中RC延时环节的作用，经 过一段时间后，电路会自动返回到稳态。 暂稳态持续的时间取决于电路中RC的参
图 6 12 74 12 1 的 引 脚 图
.
• （1） 触发方式
74121 集成单稳态触发器有 3 个触发 输入端，在下列情况下，电路可由稳态翻 转到暂稳态： ① 在A1、A2两个输入中有一个或两 个为低电平的情况下，B发生由0到1的正跳 变； ② 在 B 为高电平的情况下， A1、A2 中有一个为高电平而另一个发生由 1 到 0 的 负跳变，或者A1、A2同时发生负跳变。
图6.10 积分型单稳态触发器
6.2.2 集成单稳态触发器
集成单稳态触发器分为可重复触发 和不可重复触发两种形式。
两种单稳态触发器的工作波形分别 如图6.11（a）、（b）所示。
图6.11 两种单稳态触发器的工作波形
1.不可重复触发的集成单稳态触发器
74121 是一种 TTL 的不可重复触发 集成单稳态触发器，其引脚图如图 6.12 所示。
• （2）定时
74121 的定时时间取决于定时电阻 和定时电容的数值。定时电容Cext连接在 引脚 Cext（10 脚）和 Rext/Cext（11 脚）之 间。如果使用有极性的电解电容，电容 的正极应接在Cext引脚（10脚）。对于定 时电阻，有两种选择： ① 采 用 内 部 定 时 电 阻 Rint （Rint=2kΩ），此时只需将Rint引脚（9脚） 接至电源VCC；
方法：一种是利用脉冲信号产生器直接产
生；另一种是对已有的信号进行变换，使
之成为能够满足电路或系统要求的标准的
6.1 多 谐 振 荡 器
多谐振荡器可以产生连续的、周期性 的脉冲波形。它是一种自激振荡电路。多 谐振荡器有两个暂稳态，没有稳态，工作 过程中在两个暂稳态之间按照一定的周期 周而复始地依次翻转，从而产生连续的、 周期性的脉冲波形。
③ 电容充电，电路由暂稳态自动返回至稳态
电路各点工作波形如图6.8所示。
图6.8 微分型单稳态触发器各点工作波形
• （2） 主要参数计算
① 输出脉冲宽度tW
② 恢复时间tre
③ 最高工作频率fmax
2.积分型单稳态触发器
图 6.10 是由或非门构成的单稳态触
发器及其各点的工作波形图。