FPGA实验报告
FPGA实习报告
FPGA实习报告一、实习概况本次实习我进入了一家高科技公司，参与了FPGA（Field-Programmable Gate Array，现场可编程门阵列）相关的项目。
通过与团队成员合作，我了解了FPGA的基本知识和应用，并在项目中完成了一些任务。
在这次实习中，我学到了很多东西，也发现了自己的不足之处。
二、FPGA介绍FPGA是一种可编程逻辑器件，与ASIC（Application Specific Integrated Circuit，专用集成电路）相比，FPGA具有灵活性高、开发周期短等优点。
它可以根据需要进行编程，实现各种逻辑功能。
由于其广泛应用于通信、计算机、医疗等领域，我对FPGA技术充满了兴趣。
三、项目任务在本次实习中，我主要参与了一个数字信号处理项目。
具体任务如下：1. 学习FPGA编程语言：我首先学习了FPGA的编程语言，包括VHDL （VHSIC Hardware Description Language）和Verilog HDL（Hardware Description Language）。
这两种语言可以用于描述硬件电路，并在FPGA上实现。
3.进行性能优化：为了提高数字滤波器的性能，我进行了一系列优化工作。
首先，我对代码进行了优化，减少了资源占用和功耗。
同时，我对硬件设计进行了优化，使用并行计算等技术提高了滤波器的运算速度。
四、实习心得1.学到了很多知识：通过这次实习，我学到了很多关于FPGA的知识，包括编程语言、硬件设计、性能优化等方面。
这些知识对于我今后的学习和工作都有很大的帮助。
2.提高了动手能力：在项目中，我需要从零开始设计和实现一个数字滤波器。
通过不断的尝试和实践，我提高了自己的动手能力和解决问题的能力。
3.感受到了团队合作的重要性：在项目中，我和团队成员密切合作，共同解决了很多技术难题。
这让我意识到团队合作的重要性，团队的力量会比个人更加强大。
4.发现了自己的不足之处：在实习中，我发现了自己在硬件设计和性能优化方面的不足之处。
fpga 实验报告
fpga 实验报告FPGA实验报告引言：FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，广泛应用于数字电路设计和嵌入式系统开发中。
本实验报告旨在介绍FPGA的基本原理、应用领域以及实验过程和结果。
一、FPGA的基本原理FPGA由可编程逻辑单元（PLU）和可编程互连资源（ICR）组成。
PLU是FPGA 的核心，由逻辑门、寄存器和查找表等组成，通过编程可以实现不同的功能。
ICR用于连接PLU之间的信号线，实现不同模块之间的通信。
FPGA的可编程性使其具有灵活性和可重构性，适用于多种应用场景。
二、FPGA的应用领域1. 数字电路设计：FPGA可以实现各种数字电路，如逻辑门、加法器、乘法器等。
其可重构性使得电路设计师可以在硬件开发过程中进行快速迭代和调试，提高开发效率。
2. 通信系统：FPGA广泛应用于通信系统中的信号处理和协议转换等功能。
通过编程实现不同的通信协议，提高系统的兼容性和灵活性。
3. 图像处理：FPGA在图像处理领域有着广泛的应用。
通过并行计算的能力，可以实现实时图像处理和图像增强等功能，提高处理速度和效果。
4. 汽车电子：FPGA在汽车电子领域的应用越来越广泛。
例如，用于驾驶辅助系统、车载娱乐系统和车身控制等方面，提高汽车的安全性和性能。
三、实验过程和结果本次实验旨在设计一个简单的数字电路，并在FPGA上实现。
首先，我们使用HDL（Hardware Description Language）编写了一个4位二进制加法器的逻辑电路描述。
然后，使用FPGA开发工具将逻辑电路描述烧录到FPGA芯片中。
在实际操作中，我们按照实验指导书的步骤进行了硬件连线和编程配置。
通过FPGA开发工具提供的仿真功能，我们验证了逻辑电路的正确性。
在实际测试中，我们输入了两个4位的二进制数，并观察了输出结果。
实验结果表明，FPGA成功实现了4位二进制加法器的功能。
四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用领域。
FPGA实训报告
1.FPGA硬件系统设计1.1 功能要求利用所给器件：一个8位拨码开关（见图1-1），排针40×1，芯片DAC0832×1,芯片LM358×1，一个电位器构成硬件电路，实现与FPGA相连，输出正弦波，三角波，锯齿波，方波。
（图1-1）1.2FPGA硬件系统组成（见图1-2）（图1-2）FPGA框架结构由三部分组成：可编程输入/输出模块I/OB (I/O Block)——I/OB：位于芯片内部四周，主要由逻辑门、触发器和控制单元组成。
在内部逻辑阵列与外部芯片封装引脚之间提供一个可编程接口。
可配置逻辑模块CLB (Configurable Logic Block)——CLB：是FPGA的核心阵列，用于构造用户指定的逻辑功能，不同生产厂商的FPGA 器件其不同之处主要在核心阵列。
每个CLB 主要由查找表LUT （Look Up Table ）、触发器、数据选择器和控制单元组成。
可编程内部连线PI (Programmable Interconnect) ——PI ：位于CLB 之间，用于传递信息。
编程后形成连线网络，提供CLB 之间、CLB 与I/OB 之间的连线。
1.3 FPGA 最小系统简介（见图1-3）（图1-3）1.3.1 FPGA 最小系统板（见图1-4）（图1-4）1.3.2 下载接口Alter 提供常用的编程连接电缆有4种： （1）Byte Blaster 配置电缆 （2）Byte Blaster MV 配置电缆（3）Master Blaster/USB 配置电缆（USB – Blaster ） （4）Bit Blaster 配置电缆计算机接口JTAG 接口FPGA / CPLD 芯片晶振复位电源输入接口输出接口下载电缆AS 接口串口连接时编程电缆选择：可以选择Bit Blaster或Master Blaster配置电缆；并口连接时编程电缆选择：可以选择Byte Blaster或Byte Blaster MV配置电缆；USB连接时编程电缆选择：选择Master Blaster配置电缆。
fpga实验报告
fpga实验报告FPGA实验报告引言随着科技的发展和计算机应用的广泛应用，人们对于计算机硬件的需求也越来越高。
在这个背景下，FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，被广泛应用于数字电路设计和嵌入式系统开发。
本篇文章将就FPGA的基本原理、实验设计和实验结果进行探讨。
一、FPGA的基本原理FPGA是一种可编程逻辑器件，它由一系列可编程逻辑单元（PLU）和可编程互连资源（PIM）组成。
PLU可以根据用户的需求进行编程，实现不同的逻辑功能。
PIM则用于连接不同的PLU，构成用户所需的电路结构。
FPGA的可编程性使得它能够根据不同的应用需求进行灵活的配置和重构，具有很高的可扩展性和适应性。
二、FPGA实验设计在FPGA实验设计中，我们通常需要进行电路设计、编程和仿真等步骤。
1. 电路设计FPGA实验中的电路设计是实验的核心环节。
我们需要根据实验要求，设计出符合要求的逻辑电路。
在设计过程中，我们可以使用硬件描述语言（HDL）如Verilog或VHDL来描述电路结构和功能。
通过对电路进行分析和优化，我们可以得到满足实验要求的电路设计。
2. 编程在电路设计完成后，我们需要将电路设计转化为FPGA可识别的编程文件。
这一步骤通常使用专门的软件工具来完成，如Xilinx ISE或Quartus II。
通过这些软件工具，我们可以将电路设计转化为FPGA可执行的bit文件。
3. 仿真在将编程文件下载到FPGA之前，我们通常需要进行仿真验证。
通过仿真，我们可以验证电路设计的正确性和性能。
仿真可以帮助我们发现潜在的问题和错误，从而提前解决，确保实验的顺利进行。
三、FPGA实验结果在实验过程中，我们通过将编程文件下载到FPGA上，使其实现我们设计的逻辑电路。
通过实验，我们可以获得电路的输出结果，并对其进行验证和分析。
1. 输出验证通过与设计预期结果进行比对，我们可以验证电路的输出是否符合预期。
FPGA实验报告
FPGA实验报告一、实验目的本次FPGA实验目的是通过使用FPGA开发板，了解FPGA的基本原理和应用，培养学生对数字电路设计的基本能力。
二、实验原理FPGA（Field-Programmable Gate Array）是一种可编程逻辑芯片，通过在芯片中加入多个查找表、可编程互连和触发器等基本模块，使得用户可以根据实际需求程序设计芯片的逻辑功能和互连关系。
FPGA的主要优点是能快速更新设计并且重配置灵活，而且速度快、功耗低。
本次实验我们使用的FPGA开发板是Xilinx Spartan-6系列，采用的开发环境是Xilinx ISE Design Suite。
三、实验内容1.实验用到的器件及端口我们使用的FPGA开发板上有多个输入输出端口，如LED灯、开关、按键等。
其中LED灯作为输出端口，开关和按键作为输入端口。
实验中，我们通过控制开关的状态，来控制LED灯的亮与灭。
2.设计电路我们的实验电路主要由一个FPGA芯片、多个LED灯、多个开关和按键等组成。
具体设计如下：（插入电路图）3.编写代码我们使用Verilog语言来描述逻辑电路的功能，并将其编写成代码。
代码示例如下：module led_controllerinput wire CLK,input wire [3:0] SWITCH,output reg [7:0] LEDcase(SWITCH)endcaseendendmodule4.烧录代码通过Xilinx ISE Design Suite的工具链，将上述代码综合、实现、生成比特文件。
然后通过JTAG接口将比特文件烧录到FPGA芯片中。
5.实验结果实验结果是通过观察LED灯的亮灭情况来验证代码的正确性。
根据开关的不同状态，LED灯的亮灭也不同。
四、实验总结通过本次实验，我们深入了解了FPGA的基本原理和应用，并且使用了Xilinx Spartan-6系列的开发板完成了LED控制的实验。
通过观察LED灯的亮灭情况，验证了我们编写的代码的正确性。
fpga实训报告
fpga实训报告本报告旨在总结和分享我在FPGA实训课程中的学习和实践经验。
我将介绍我在实训过程中所遇到的挑战、学到的知识以及对未来发展的展望。
1. 概述FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，具有灵活性和可重构性，广泛应用于嵌入式系统、数字电路设计和计算机硬件加速等领域。
在本次实训中，我们团队学习了FPGA的基本原理和使用方法，并基于Verilog语言开发了几个具体的项目。
2. 实训内容2.1 FPGA基础知识我们首先学习了FPGA的基础知识，包括FPGA的结构和工作原理、FPGA开发流程、Verilog语言基础等。
通过理论学习和实际操作，我们对FPGA的内部结构和原理有了更深入的了解。
2.2 FPGA开发工具在实训中，我们使用了主流的FPGA开发工具。
通过熟练掌握这些工具的使用，我们能够进行FPGA的设计、仿真和下载等操作，为后续的实验项目做好准备。
2.3 FPGA实验项目在实训过程中，我们完成了多个FPGA实验项目，包括数字逻辑电路设计、时序电路设计、数码管显示、LED闪烁、有限状态机设计等。
通过这些项目，我们将理论知识应用到实际场景中，提高了自己的设计能力和实践能力。
3. 实训经验和收获3.1 团队合作在实训中，我们组成了小组合作完成各项实验项目。
通过合作，我们不仅学会了协作和沟通，还互相帮助解决问题，提高了团队凝聚力和协作能力。
3.2 动手实践FPGA实训的一个重要特点是强调实践操作。
通过大量的实验练习，我们不仅掌握了基本的FPGA开发技能，还了解了FPGA在各个领域中的广泛应用，并在实践中提高了自己的问题解决能力。
3.3 创新思维在一些项目中，我们需要设计和实现独特的功能，这要求我们发挥创新思维，灵活运用所学知识。
通过这个过程，我们培养了创新意识和解决实际问题的能力。
4. 未来展望通过FPGA实训的学习和实践，我对FPGA的应用和发展前景有了更深入的认识和理解。
FPGA实验报告整理版.doc
目录实验一分频器实验三 ADC0809 模数转换实验实验二七段数码管扫描显示实验四双向移位寄存器实验一分频器一、实验目的1．学习分频器的设计，进一步了解、熟悉和掌握FPGA开发软件Quartus II 的使用方法2．学习Verilog HDL 和VHDL的编程方法3．学会使用Vector Wave功能仿真4．掌握使用多种方法分配管脚二、实验内容编写一个分频器的Verilog 代码和VHDL代码并仿真，编译下载验证三、实验原理在数字电路中，时钟信号的分频是很常见的电路。
分频器除了可以对时钟信号频率做除以二的计算外，分频器同时很类似涟波计数器。
涟波计数器是计数器的一种，它属于异步设计。
因为触发器并非皆由同一个时钟信号同步操作，所以它非常节省电路面积。
本实验要设一个带选择的分频时钟，SEL[1:0]用于选择是几分频。
分频器设原理框图如图1所示：图1 分频器原理图从原理图中可见，核心板的时钟是50MHz ，通过sel[1:0]选择分频数，00:不分频；01:12.5M分频；10:25M四分频；11:50M分频。
采用SW1 ‐SW2 设置分频值，SW3 复位。
LED1为时钟的输出，通过调整SW1 、SW2 ，可以得到不同的闪烁频率。
引脚分配情况如表1所示表1 引脚分布情况四、实验步骤1．新建工程，取名为frediv ，如下图2所示。
图2 新建工程2．新建VHDL设计文件，选择“File|New ”，在New 对话框中选择Device Design Files下的VHDL File，单击OK，完成新建设计文件。
3．在新建设计文件中输入VHDL程序。
4．生成“Symbol ”文件，新建“Block Diagram/Schematic File”文件，在文件中添加刚刚生成的“Symbol ”以及输入输出管脚，最后完整的系统顶层模块图如图3 所示。
图3 顶层模块图5．保存文件，使用qsf或者tcl 进行管脚分配（相应的文件在本工程里面都可以找到）。
FPGA 实验报告
FPGA 实验任务书—实验一课程名称FPGA 适用专业微电子、通信实验项目FPGA 最小系统—认识D E2 开发板实验课时 2实验地点6505 实验时间11 周周四7、8 节一、实验目的：1．认识F PGA 芯片，熟悉其外围接口、连接方式及其功能。
2．利用控制面板测试D E2 开发板，进一步熟悉F PGA 功能。
二、实验内容：1.认识D E2 开发板中F PGA 芯片和所有外围接口。
1）请在板子上找出以下内容：2）打开电源，观察板子的反应，与接电源之前有何不同？答：所有LED都在闪烁，7段数码管显示数字0到F。
2.运行DE2的控制面板，对DE2进行测试。
测试内容包括：7-SEG、PS/2、LED、LCD、SDRAM/SRAM/FLASH、VGA、LINE OUT。
三、实验步骤：1. 打开实验板包装，逐一认识各个接口、电路和芯片。
2. 将实验板连接入P C，上电。
观察实验板的反应。
3.打开Q uartus II，运行第一个程序。
打开控制面板，逐一对主要外围接口进行测试，并记录。
4.运行 DE2_control_panel 目录下的 DE2_Control_Panel.exe，Open->Open_USB_port，下面即可对开发板进行测试了；图 2- 4 DE2 Control Panel5.PS2 和 7-SEG 的测试。
在开发板的插上键盘，输入字符即可显示在上图文本框中；设置HEX0 到 HEX7 的数字，点击 Set，开发板上相应位置的数码管显示相应数字。
6.LED 和 LCD 的测试。
如同上一步。
7.VGA 测试。
将一台显示器数据线连接到开发板的 VGA 口上。
选择 SRAM，将 File Length单选框选中。
点击下面的 Write a File to SRAM，打开DE2_demonstration\pictures\picture.dat；100%完成。
如下图示选 VGA 项。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
FPGA综合实验学院名称：专业（班级）：姓名（学号）：起讫日期：指导教师：目录实验一：Quartus II 和EDA实验箱使用练习实验二：用与门来实现3-8译码器实验三：用74161来实现十进制计数器实验四：六十进制加法计数器实验五：设计一个电路，用8个数码管逐个显示0、1、2、 (9)实验六：设计一个电路，用两个数码管显示01~12的十二进制计数，两个数码管显示00~59的六十进制计数。
设计题目：四人抢答器电路心得体会实验一：Quartus II 和EDA实验箱使用练习目的：学习EDA软件Quartus II，学会使用EDA实验箱。
简述实验步骤仿真结果和下载看到的现象。
步骤1：进入Windows操作系统，打开Quartus II软件。
步骤2：创建工程（1）工程设置。
选择File→ New Project Wizard命令，。
在弹出的图所示对话框中，选Next，进入工程设置页面，设置工程文件夹E:\ZWY、工程名和顶层实体名均为zand。
设置完成后选Next，进入目标器件选择页面。
新建工程向导图1-2-4新建工程路径、工程名称、工程实体名（2）指定目标器件。
设计人员可以在该步骤中指明本次设计的目标器件。
按图1-2-5所示选择目标芯片。
设置完毕，选择Next。
图1-2-5目标芯片选择（3）工程总结。
右图工程设置情况总结，包括工程文件夹位置、工程名和顶层实体名、器件类型、综合器与仿真器选择等。
设计人员在此可检查设置是否符合要求。
若无问题，点击“Finish”结束工程的创建。
若有不符合要求的情况，可点击“Back”退回修改。
步骤3：打开原理图编辑器项目建立后，便可进行具体设计，为项目添加实际的设计文件。
选择“File”菜单“New”，弹出文件类型选择对话框如图1-2-7所示，在“ Design Files” 栏中选择“ Block Diagram/Schematic File”，进入图1-2-8 所示原理图文件（扩展名为bdf）编辑界面。
图1-2-7新建原理图文件（.bdf文件）图1-2-8bdf 原理图文件编辑界面步骤4：原理图文件（1）元器件放置在图1-2-8原理图文件编辑界面空白处双击鼠标左键，弹出元件选择页面，如图1-2-9所示。
图中“Libraries”处列出元件库目录，包括基本元件库、宏功能库和其它元件库。
选择其中任一库，如基本元件库，双击所需的元件即可将元件调入文件。
也可在页面“Name”处输入元件名，如and3（三输入与门）、not （非门）、input（输入端口）等，并点击OK。
若要放置相同的元件，只要按住Ctrl键，用鼠标拖动该元件。
图1-2-9元件选择窗口（2）在器件之间添加连线把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为“十”字，按住鼠标左键拖动，即可画出连线。
如图1-2-10。
图1-2-10在器件之间添加连线步骤5：给输入、输出引脚命名电路图绘制完成后，给输入、输出引脚命名加以区别。
例中将输入、输出引脚的“pin_name”分别改为：a，b和y，如图1-2-11所示。
图1-2-11 给输入输出引脚命名步骤6：保存原理图文件选择File\Save As保存原理图文件，如图1-2-12。
图1-2-12保存原理图文件步骤7：编译选择Processing\Start Compilation开始编译，编译完成后会出现编译报告如图1-2-13，Warning一般不影响编译通过，error必须排除。
图1-2-13 编译报告步骤8：时序模拟选择“File”菜单“New”，弹出文件类型选择对话框如图1-2-14所示，在“Verification Files”中选择VectorWaveform File”，点击OK后，此时弹出右图所示vwf波形文件编辑界面，新建仿真波形文件（扩展名为vwf）。
（2）确定仿真时间和网格宽度为设置满足要求的仿真时间区域，选择“Edit”菜单下的“End Time”项，指定仿真结束时间。
可通过“Edit”菜单下的“Grid Size”项指定网格宽度。
例中将仿真结束时间设定为20us（图1-2-16），网格宽度设定为40ns（图1-2-17）。
（必须≥40ns）图1-2-16 指定仿真结束时间( 3 ) 编辑v wf 文件在图1-2-18 vwf 波形文件编辑界面中，在端口列表名name 下空白处点击右键，选择“Insert Node or Bus”，弹出图1-2-19所示对话框，点击“Node Finder”，弹出图1-2-20所示对话框；点击“List”找到设计中出现的输入输出端口；用图1-2-20 中“>>”符号将全部或部分选中的端口调入仿真波形文件; 点击图1-2-20 所示Node Finder 对话框中的OK，再点击图1-2-19 所示Insert Node or Bus 对话框中的O K。
图1-2-18 vwf 波形文件编辑界面图1-2-19 端口搜索图1-2-20 将输入输出端口调入仿真波形文件仿真前需要对输入端口进行赋值，利用图1-2-21 中波形绘制工具来编辑输入端口a，b 波形。
单线信号赋值时，可用鼠标拖动选定区域，利用置0、置1 等按钮将区域赋值为低电平、高电平；总线信号赋值时，可利用专用的总线赋值按钮来完成；时钟信号赋值时，则应该选择专门的时钟信号设置按钮，在设置对话框内指明时钟信号的周期。
编辑完成后选择File \Save As 保存仿真波形文件，文件名为Z AND.vwf，点击保存，将波形文件存入用户库。
周期：A是40图1-2-21 波形编辑和保存（4）启动仿真选择Processing\Start Simulation或点击其快捷图标，即可启动工程仿真，如图1-2-22 所示。
仿真结束后可在z and.vwf 文件中观察仿真结果，如图1-2-23 所示。
可见，例中仿真结果符合表1-2-1所列的功能（注意有竞争冒险现象和信号延迟现象）。
图1-2-22 启动仿真图1-2-23 仿真结果（注意延迟时间）步骤9：管脚分配仿真正确后，就可以准备将设计下载至PLD 目标芯片进行验证了。
分配将其输入输出端口与P LD 器件的管脚建立对应关系。
选择A ssignments\Pin 栏，显示项目的信号列表和目标芯片的管脚图。
管脚分配时应注意所用实验箱的实际情况，由于实验箱已将F PGA/CPLD 芯片的引脚与外部的开关、LED、数码管、接口设备等连接在一起，管脚分配时只能根据管脚与外部器件的对应表用手动方式分配。
实验箱使用的EP2C5Q208C8 管脚分配的过程：“Location”下的空白格，输入端口a,b 与开关相连，输出端口y与发光二极管相连，管脚分配情况如图1-2-25 所示。
图1-2-25 管脚分配参考方案管脚分配后，需要对工程再一次编译，产生z and.sof 文件。
步骤10：下载（用U SB 口）（1）关闭实验箱上的电源，用USB 下载器分别连接计算机和目标器件的J TAG 口，打开实验箱电源。
图1-2-27 USB 下载器与开发板的连接（2）在Quartus II 软件中选择“Tools”菜单下的“Programmer”命令。
在下载之前，首先需要进行硬件设置，如图1-2-28 所示，点击界面中“Hardware Setup”按钮，在“Hardware Settings”项中，找到“Currently selected hardware”选项，选中“USB blaster” 后，再点击“close”退出，完成硬件设置，点击“Start” 按钮开始下载。
图1-2-28 设置下载界面步骤11：设计文件下载至目标芯片后，根据步骤9管脚分配的结果，改变数据开关的电平，验证发光管的状态是否正确。
该题分配后Y对应于实验箱上的发光二极管L ED7，a，b 对应于实验箱上的电平开关S11，S10。
实验二：用与门来实现3-8译码器实验目的：了解3-8译码器的原理，用与门来实现3-8译码器。
bdf原理图及管脚分配：实验原理：ABC三位二进制编码分别对应八位输出，该电路实现二进制编码译为十进制编码。
实验三：用74161来实现十进制计数器实验目的：用74161和与非门来实现十进制计数器。
注意实验板各种时钟的用法。
bdf原理图及管脚分配：实验原理：每来一个时钟信号将74161输出的二进制编码进1位，在二进制编码为1001，即为十进制数9时产生置数信号，将输出置为0000，即实现0000~1001的十进制计数功能。
实验四：六十进制加法计数器实验目的：用74161和与非门来实现和同步六十进制计数器，注意实验板各种时钟的用法。
bdf原理图及管脚分配：实验原理：74160输出的二进制数对应十进制的个位数，74161输出的二进制数对应十进制的十位数，在74160输出为1001,74161输出为0101时产生置数信号，将74160和74161的输出都置为0000。
即实现0101 1001~0000 0000的六十进制计数功能。
实验五：设计一个电路，用8个数码管逐个显示0、1、2、…9。
实验目的：目的：了解数码管的扫描显示原理，学会使用74160，74161，74138，7448来设计显示电路。
注意计数时钟频率和扫描时钟频率的关系，扫描时钟频率对显示的影响。
bdf原理图及管脚分配：上半部分74161和74138组成扫描电路，分别对八位数码管进行扫描显示，下半部分的74160和7448组成0~9的计数显示电路。
上半部分将下半部分显示的结果在八位动态数码管上扫描显示输出。
实验六：设计一个电路，用两个数码管显示01~12的十二进制计数，两个数码管显示00~59的六十进制计数。
实验目的：进一步了解多位数码管的扫描显示原理，自己设计12进制和60进制。
了解用Verilog HDL设计8选1数字选择器的方法。
设计显示电路。
bdf原理图及管脚分配：上半部分为74161和74138组成的扫描电路，下半部分为十二进制计数器和六十进制计数器与7448的组合显示电路。
上半部分将下半部分显示的结果在八位动态数码管上扫描显示输出。
设计题目：四人抢答器电路设计要求：1号、2号、3号、4号选手在主持人的开始信号发出后各自按下对应的开关进行抢答，最先按下抢答开关的选手对应的LED灯点亮，七段显示译码管显示该选手的编号。
设计原理：用74175将先按下的开关输出到输出端，并通过逻辑门将时钟信号封锁在高电平不变，则后按下的开关信号则不会被输入，1、2、3、4号选手分别对应A、B、C、D四个开关，A、B、C、D四个开关分别对应Q1、Q2、Q3、Q4四个输出，四个输出分别与四盏LED灯连接。
74175的输出信号输入到74148的输入端，Q1N、Q2N、Q3N、Q4N为74148的1234输入端的输入信号（低电平有效），则74148的输出A0N、A1N、A2N是对输入的1234四个数的二进制编码。