飞思卡尔8位单片机-第10章-IICPPT课件
合集下载
8位机讲义
存储器结构
内部数据存储器
内部数据存储器被划分为物理上分开的两个不同的区域： 256B RAM和128B 特殊功能寄存器（SFR）区。RAM的 高128B和SFR区共用相同的地址段，通过不同的寻址方式 访问。RAM的低128B可通过直接寻址或寄存器间接寻址 方式访问；RAM的高128B只能通过寄存器间接寻址方式 访问；SFR只能通过直接寻址方式访问。RAM的地址段 20H到2FH的16个字节可位寻址；地址段30H到7FH可用作 暂存寄存器或堆栈。
存储器结构
程序存储器
使用一个专用接口使CPU和程序存储器直接 相连（而无需任何引脚连接），CPU的性能 得到优化。这意味着在每个时钟的上升沿均 能读取代码。因此，这里不存在“内部”或 “外 部”程序存储器的概念，因为所有的代码均 从 同一个程序存储器接口存取。
存储器结构
数据存储器
数据存储器由内部存储器和外部存储器组成。 数据存储器的“内部”和“外部”标记用来 区分寄 存器存储器和使用“MOVX”指令存取数据的 64 KB数据存储器。该外部标记并非暗指外部数 据存储器位于片外。
存储器结构
XC886/888的CPU可寻址以下五个地址空间：
12KB启动ROM（BootROM）程序存储器 256B内部RAM数据存储器 1.5KB XRAM存储器（XRAM可作为程序存储器或外部数 据存储器进行读写） 128B SFR区 24/32KB Flash程序存储器（Flash器件）；或24/32KB ROM程序存储器，外加4KB Flash（ROM器件）
功能概述
法的十进制的调整和比较。逻辑运算包括与、 或、异或、补码和循环移位（右环移、左环 移、或4位环移（半字节交换））。ALU还包 括一个布尔处理机，可执行置位、清零、补 码、等于1跳转、等于0跳转、等于1跳转并清 零，送入/取自进位位的位操作。在任意可寻 址位（或该位补码）和进位标志之间，可执
飞思卡尔8位单片机—飞思卡尔8位单片机基础知识
2.2、单片机的命名规则及选择
2.2.1、单片机选型需要关心的事项
供电电压、速度及功耗 管脚数量、并口与串口、功能复用、外扩能力 存储器资源：ROM、RAM、是否分页 外设接口 定时器数量、PWM、捕捉、比较 SPI、IIC、UART、CAN、USB、YITAI 中断源 模拟量处理 特殊接口:VGA、LCD、MOTOR 封装
选型要学会查找资源差异表
Freescale的08系列单片机型号有一百多种。在 这些不同型号的单片机中，资源各不相同，即使 是同一种型号的单片机，也有多种封装形式，其 I/O引脚数目也不相同。如MC68HC908JB8就有 20脚的DIP、28脚的SOIC、44脚的QFP和20脚 的SOIC四种封装形式。
7〉 管脚的复用
注意： 0、管脚功能复用时的优先 级见右表，高优先级接管管 脚时，对低优先级模块会产 生杂乱信号，因此切换前应 先停止不使用的功能。 1、PTA5作为只能输入管脚 而言，输入电压不能超过 VDD。 2、IIC使用的端口可以通过 设置SOPT2 寄存器中的 IICPS位重新定位到PTB6和 PTB7，复位时缺省使用 PTA2 and PTA3。 3、如果ACMP和ADC被同 时使能，管脚PTA0和PTA1 可同时使用。
第二章 飞思卡尔8位单片机基础知识
2.1、飞思卡尔8位单片机系列简介 2.2、飞思卡尔单片机命名规则与单片机选型 2.3、 MC9S08QG8硬件结构
8bit 单片机的Core type
HC08系列、HCS08系列、RS08系列。 HC08是1999年开始推出的产品，种类多，针对不同场合 的应用都可以选到合适的型号。 HCS08是2004年左右推出的8位MCU，资源丰富，功耗 低，性价比高，是08系列单片机的发展趋势。HC08与 HCS08的最大区别是调试方法不同与最高频率的变化 。 RS08是HCS08架构的简化版本，2006年推出，其内核体 积比传统的内核小30%，带有精简指令集，满足用户对 体积更小、更加经济高效的解决方案的需求。RAM及 Flash空间大小差异、封装形式不同、温度范围不同、 频率不同、I/O资源差异等形成了不同型号，为嵌入式 应用产品的开发提供了丰富的选型。
飞思卡尔8位单片机—飞思卡尔8位单片机基础知识
7〉 管脚的复用
注意： 0、管脚功能复用时的优先 级见右表，高优先级接管管 脚时，对低优先级模块会产 生杂乱信号，因此切换前应 先停止不使用的功能。 1、PTA5作为只能输入管脚 而言，输入电压不能超过 VDD。 2、IIC使用的端口可以通过 设置SOPT2 寄存器中的 IICPS位重新定位到PTB6和 PTB7，复位时缺省使用 PTA2 and PTA3。 3、如果ACMP和ADC被同 时使能，管脚PTA0和PTA1 可同时使用。
管脚及其功能
6〉 管脚控制寄存器
位于高页面的管脚控制寄存器，可以独立设置每个管 脚的输出驱动强度、输出信号变化速度、输入脚的内部 上拉允许等。内部上拉的设置有些时候自动失效，比如 管脚设为输出、管脚被外设使用、管脚作为模拟电路使 用等。如果管脚被用于键盘中断KBI模块,，并设置上升 沿触发，则允许上拉时实际是配置了下拉电阻。 对输出管脚设置了输出变化速度控制后，可以减少 EMC辐射，变化速度控制对输入脚无效。 输出管脚的输出驱动强度控制，可以选择更大的驱 动电流，虽然每个输出管脚都可以设置成大电流驱动， 但总电流不能超出芯片的工作范围。同时大驱动电流对 EMC辐射也会有一定影响。
• EPROM
EPROM（Erasable Programmable ROM，可擦除可编 程ROM）芯片可重复擦除和写入，。EPROM芯片在其正 面的陶瓷封装上，开有一个玻璃窗口，透过该窗口，可以 看到其内部的集成电路， 紫外线透过该孔照射内部芯片 就可以擦除其内的数据，完成芯片擦除的操作要用到 EPROM擦除器。EPROM内资料的写入要用专用的编程 器，并且往芯片中写 内容时必须要加一定的编程电压（ VPP=12—24V，随不同的芯片型号而定）。EPROM的型 号是以27开头的，如27C020(8*256K)是一片 2M Bits容 量的EPROM芯片。EPROM芯片在写入资料后，还要以 不透光的贴纸或胶布把窗口封住，以免受到周围的紫外线 照射而使资料受损
飞思卡尔单片机教学
VDDR、VSSR：电压调整模块及I/O供电，分别接电源和地，之间要接去耦电容
3
第三页，共44页。
第3章 MC9S12单片机的内核及片上资源
时钟和锁相环及相关引脚
EXTAL、XTAL：接外部振荡器 RESET：接外部复位，低电平有效 XFC：接锁相环滤波电容 VDDPLL、VSSPLL：锁相环供电引脚。使能电压调整模块 （ VREGEN 上拉）时，该引脚直接去耦电容。
BKGD（MODC）、MODB、MODA：模式选择 NOACC/XCLKS：当前外部总线操作无效
5
第五页，共44页。
第3章 MC9S12单片机的内核及片上资源
模式选择
6
第六页，共44页。
第3章 MC9S12单片机的内核及片上资源
地址数据总线
PORTA和PORTB作为扩展模式下的 数据和地址复用总线，寻址达到 64K范围 窄模式下：PORTA为8位数据总线 宽模式下：PORTA、PORTB为16位数 据总线 PTK为扩展存储器超过64K时用，不扩 展时作为普通I/O口。
30
第3章 MC9S12单片机的内核及片上资源
（2）时钟合成寄存器（SYNR）－低6位有效，有效值0～63。 （3）时钟分频寄存器（REFDV）－低4位有效，有效值0～15。
由锁相环来产生时钟频率的公式：
例如：选用16MHz的外部晶振，若将SYNR设为
2，REFDV设为1，通过公式计算可得 PLLCLK＝48MHz。
第三十一页，共44页。
31
第3章 MC9S12单片机的内核及片上资源 （4）时钟产生模块的标志寄存器CRGFLG
实时中断标志位
1＝RTI发生了超时中断，向
该位写1清除该中断标志位。
锁相环频率锁定标志
3
第三页，共44页。
第3章 MC9S12单片机的内核及片上资源
时钟和锁相环及相关引脚
EXTAL、XTAL：接外部振荡器 RESET：接外部复位，低电平有效 XFC：接锁相环滤波电容 VDDPLL、VSSPLL：锁相环供电引脚。使能电压调整模块 （ VREGEN 上拉）时，该引脚直接去耦电容。
BKGD（MODC）、MODB、MODA：模式选择 NOACC/XCLKS：当前外部总线操作无效
5
第五页，共44页。
第3章 MC9S12单片机的内核及片上资源
模式选择
6
第六页，共44页。
第3章 MC9S12单片机的内核及片上资源
地址数据总线
PORTA和PORTB作为扩展模式下的 数据和地址复用总线，寻址达到 64K范围 窄模式下：PORTA为8位数据总线 宽模式下：PORTA、PORTB为16位数 据总线 PTK为扩展存储器超过64K时用，不扩 展时作为普通I/O口。
30
第3章 MC9S12单片机的内核及片上资源
（2）时钟合成寄存器（SYNR）－低6位有效，有效值0～63。 （3）时钟分频寄存器（REFDV）－低4位有效，有效值0～15。
由锁相环来产生时钟频率的公式：
例如：选用16MHz的外部晶振，若将SYNR设为
2，REFDV设为1，通过公式计算可得 PLLCLK＝48MHz。
第三十一页，共44页。
31
第3章 MC9S12单片机的内核及片上资源 （4）时钟产生模块的标志寄存器CRGFLG
实时中断标志位
1＝RTI发生了超时中断，向
该位写1清除该中断标志位。
锁相环频率锁定标志
飞思卡尔8位单片机MC9S08 10 定时接口模块.ppt
上升沿捕捉 下降沿捕捉 跳变沿捕捉 输出电平翻转 输出高电平 输出低电平 输出电平翻转 输出高电平 输出低电平
10.4 定时器模块的输出比较功能
（3）T1通道1状态和控制寄存器（Timer1 Channel 1 Status and Control Register，T1SC1）
数据位 定义 复位
10.1 计数器/定时器的基本工作原理
10.1.2 MC68HC908GP32 MCU的定时接口的基本 原理的概述
MC68HC08系列的单片机可以提供多个独立的定时器，例如， MC68HC908GP32芯片有两个定时器，分别叫定时器1、定时器2，它们的 工作原理是一致的，下面的说明均以定时器1为例。
（2）输入捕捉的基本含义
输入捕捉功能是用来监测外部的事件和输入信号。当外部事件发 生或信号发生变化时，在指定的输入捕捉引脚上发生一个指定的沿跳 变（可以指定该跳变是上升沿还是下降沿）。定时器捕捉到特定的沿 跳变后，把计数寄存器当前的值锁存到通道寄存器。
10.3 定时器模块的输入捕捉功能
10.3.2 输入捕捉的寄存器
通道寄存器是一个16位的寄存器，分为高字节和低字节，在读取的 时候要分别读取。为了防止两次读取之间该寄存器的内容发生变化而产 生虚假的输入捕捉计数值，系统会在读取高字节时锁存低字节的内容， 这时即使又发生特定的沿跳变，通道寄存器的内容也不会改变。
所以，若要读取整个通道寄存器，必须先读高字节，再读低字节。
1
111
1
1
1
1
D7 ：通道标志位，用来标志定时器1通道0发生了输入捕捉。 D6 ：通道中断允许位，用来设置是否允许发生输入捕捉中断。 D5～ D4：模式选择位。每一个定时器都可以工作在输入捕捉，输出比较和 PWM输出模式，这两位用来选择这些工作模式。 D3～D2 ：跳变沿/ 输出电平选择位。 D1 ：溢出翻转控制标志位，定时器通道用做输入 捕捉时，此位无用。 D0 ：通道最大占空比设置位 ，定时器通道用作 输入捕捉时，此位无用。
10.4 定时器模块的输出比较功能
（3）T1通道1状态和控制寄存器（Timer1 Channel 1 Status and Control Register，T1SC1）
数据位 定义 复位
10.1 计数器/定时器的基本工作原理
10.1.2 MC68HC908GP32 MCU的定时接口的基本 原理的概述
MC68HC08系列的单片机可以提供多个独立的定时器，例如， MC68HC908GP32芯片有两个定时器，分别叫定时器1、定时器2，它们的 工作原理是一致的，下面的说明均以定时器1为例。
（2）输入捕捉的基本含义
输入捕捉功能是用来监测外部的事件和输入信号。当外部事件发 生或信号发生变化时，在指定的输入捕捉引脚上发生一个指定的沿跳 变（可以指定该跳变是上升沿还是下降沿）。定时器捕捉到特定的沿 跳变后，把计数寄存器当前的值锁存到通道寄存器。
10.3 定时器模块的输入捕捉功能
10.3.2 输入捕捉的寄存器
通道寄存器是一个16位的寄存器，分为高字节和低字节，在读取的 时候要分别读取。为了防止两次读取之间该寄存器的内容发生变化而产 生虚假的输入捕捉计数值，系统会在读取高字节时锁存低字节的内容， 这时即使又发生特定的沿跳变，通道寄存器的内容也不会改变。
所以，若要读取整个通道寄存器，必须先读高字节，再读低字节。
1
111
1
1
1
1
D7 ：通道标志位，用来标志定时器1通道0发生了输入捕捉。 D6 ：通道中断允许位，用来设置是否允许发生输入捕捉中断。 D5～ D4：模式选择位。每一个定时器都可以工作在输入捕捉，输出比较和 PWM输出模式，这两位用来选择这些工作模式。 D3～D2 ：跳变沿/ 输出电平选择位。 D1 ：溢出翻转控制标志位，定时器通道用做输入 捕捉时，此位无用。 D0 ：通道最大占空比设置位 ，定时器通道用作 输入捕捉时，此位无用。
飞思卡尔单片机g.ppt
§2.2 HCS12X系列MCU概述
3. 寻址方式 基本的寻址方式有8种，具体的寻址方式有16种。直接寻址 方式与HCS12有所不同，且增加了全局寻址方式。
4. 指令集 增加了两条与CCRW寄存器相关的堆栈操作指令PSHCW 和PULCW。
§2.2 HCS12X系列MCU概述
二、典型HCS12X系列MCU简介 HCS12XE系列 HCS12XF系列 HCS12XS系列
§1.1 嵌入式系统的含义与发展历史
2. 单片机
CPU 工作支撑模块 RAM
Flash存储器
MCU内部总线（控制总线、数据总线、地址总线）
定时器接口 串行通信接口 A/D转换接口 …… 其他I/O模块
一个典型的MCU内部框图
§1.1 嵌入式系统的含义与发展历史
3. MCU与嵌入式系统的关系
嵌入式系统通常可分为4种： 工控机 通用CPU模块 嵌入式微处理器 嵌入式微控制器
第一章 嵌入式系统简介
§1.1 嵌入式系统的含义与发展历史
一、嵌入式系统与单片机 2001 年 中 国 单 片 机 学 会 召 开 的 年 会 上 ， 将 “ 单 片 机 ” 和 “嵌入式系统”联系在一起。 1. 嵌入式系统的由来 在通信、测控与数据传输等领域，计算机技术的应用与单 纯的高速计算要求不同。 ① 直接面向控制对象； ② 潜入到具体应用体中； ③ 在现场连续可靠运行； ④ 体积小、应用灵活； ⑤ 突出控制功能等。
§1.3 嵌入式系统开发方法导引
1. 基本输入/输出分析
2. 选择MCU的基本方法 考虑的因素：处理性能、功耗、价格、封装形式、软硬件 开发工具、设计者的熟悉程度等。 ① MCU的总I/O口个数应略多于系统功能所需的个数，以 备功能扩展和调试时使用； ② 使用到的外设功能模块应尽可能集成在MCU内部，以 简化系统硬件、降低系统功耗、提高系统的可靠性； ③ 尽量选择较为熟悉和开发工具完备的芯片，以减少开发 周期、提高开发效率。
培训资料 北航飞思卡尔培训ppt
电路、电源电路、电磁传感器、以及一些其他的可能模块），
可以使用指定的现成模块（线性CCD，摄像头，按键（最好 自己画）、OLED显示屏、超声波传感器）等。（以规则为主）
几点建议（续）
• 5、建议的芯片：一般K60比较多，如果用的话，大家可
以用K60DN512的芯片，最小系统板建议用一样的，因 为会有很大可能烧芯片，到时候方便更换。
PE和IAR配合使用
• 教程：/module/forum/thread-缺点：有BUG，PE是英文，配置元件和模块的时候上手可能比较难 • 已知bug1：在已有的工程上，PE新生成的一些component可能无法 自动更新到IAR工程上 • 解决办法：重新connect info文件 • 已知bug2：当开着IAR时（IAR打开了指定的工程），在PE已有的工 程基础上，新生成component或者更改component的配置的时候， 会出现IAR无法编译链接时候的出错 • 解决办法：关掉IAR工程，PE重新生成代码，打开IAR（必要的时候可 能要重复bug1的解决办法）
• 6、9s12芯片也是建议的，kl26芯片也是可以的，我们
还用过kl46，kl系列资料较少，相对而kl26资料多一点。
• 7、电池的接口最好要统一，不统一也可以做转接头，这 样队伍之间可以通用，千万注意正负极 • 8、希望组与组之间进行讨论交流，不同项目的队伍之间 也可以交流。
几点建议（续）
• 9、选用管脚的时候，注意管脚冲突的问题。下载器的调
• SI下降沿 开始输入采集到的电压值
线性CCD TSL1401
• 一般模块基本是5根引脚，也有6根引脚的出现
GND GND VCC SI AO CLK VCC AO AO2 SI CLK
经典：飞思卡尔8位单片机-第10章-IIC
• 当主控器作为接收器接收被控器送来的最后一个数据时， 必须给被控器发送一个非应答信号（A），令被控器释放 SDA线，以便主控器可以发送停止信号来结束数据的传输。 I2C总线上的应答信号比较重要，在编制程序时应该着重考 虑。
（4）STOP信号
• 在SCL为逻辑1时SDA的一个上升沿 • 主器件做下面两件事情之一，数据传输中止：
（3）数据传输
• 数节为8位，高位在前，低位在后。每传输一位数据都有 一个时钟脉冲相对应。
• SCL线为低电平时，SDA线上数据就被停止传送。接收器可 向SCL线输出低电平而箝住SCL（SCL=0），迫使SDA线处于 等待状态，直到接收器准备好接收新的数据/地址字节时， 再释放时钟线SCL（SCL）=1），使SDA线上数据传输得以 继续进行。
8、当主机发送寻址字节时，总线上所有器件都将该寻址字节中的高7位地址 与自己器件的地址比较，若两者相同，则该器件认为被主机寻址，并根据 读/写位确定是从发送器还是从接收器
9、具有I2C总线接口的单片机可以工作在上述4种工作状态中的任一状态，而 一些带有I2C总线接口的存储器（RAM或E2PROM）模块只能充当被控发送器 或被控接收器
Hale Waihona Puke 时钟分频与数 据保持时间表
时钟分频设置举例
• 前提：总线时钟4MHz，IIC的时钟为100KHz；
配置：
MULT = 01,对应 mul = 2；
ICR = 0； 对应 SCL分频数=20; SDA保持值= 7;
则波特率
= 总线频率(Hz)/ (mul * SCL分频数)
=4000000/(2*20) =100K; (周期10uS)
IIC Clock Rate — 该ICR数值用来定义总线分频得到IIC时钟的分频因子， 同时该ICR数值也用来定义数据线SDA的数据保持时间；
（4）STOP信号
• 在SCL为逻辑1时SDA的一个上升沿 • 主器件做下面两件事情之一，数据传输中止：
（3）数据传输
• 数节为8位，高位在前，低位在后。每传输一位数据都有 一个时钟脉冲相对应。
• SCL线为低电平时，SDA线上数据就被停止传送。接收器可 向SCL线输出低电平而箝住SCL（SCL=0），迫使SDA线处于 等待状态，直到接收器准备好接收新的数据/地址字节时， 再释放时钟线SCL（SCL）=1），使SDA线上数据传输得以 继续进行。
8、当主机发送寻址字节时，总线上所有器件都将该寻址字节中的高7位地址 与自己器件的地址比较，若两者相同，则该器件认为被主机寻址，并根据 读/写位确定是从发送器还是从接收器
9、具有I2C总线接口的单片机可以工作在上述4种工作状态中的任一状态，而 一些带有I2C总线接口的存储器（RAM或E2PROM）模块只能充当被控发送器 或被控接收器
Hale Waihona Puke 时钟分频与数 据保持时间表
时钟分频设置举例
• 前提：总线时钟4MHz，IIC的时钟为100KHz；
配置：
MULT = 01,对应 mul = 2；
ICR = 0； 对应 SCL分频数=20; SDA保持值= 7;
则波特率
= 总线频率(Hz)/ (mul * SCL分频数)
=4000000/(2*20) =100K; (周期10uS)
IIC Clock Rate — 该ICR数值用来定义总线分频得到IIC时钟的分频因子， 同时该ICR数值也用来定义数据线SDA的数据保持时间；
飞思卡尔8位单片机实用教程说明书
图书基本信息书名：《飞思卡尔8位单片机实用教程》13位ISBN编号：978712108999210位ISBN编号：7121089998出版时间：2009-6出版社：曾周末、李刚、陈世利、 周鑫玲 电子工业出版社 (2009-06出版)页数：222版权说明：本站所提供下载的PDF图书仅提供预览和简介以及在线试读，请支持正版图书。
更多资源请访问：前言飞思卡尔原是全球领先的半导体公司，为汽车、消费电子、工业控制、网络和无线市场设计并制造嵌入式半导体产品。
飞思卡尔系列单片机由于其低成本和高性能的特点越来越受到用户的青睐。
本书介绍的MC9S08QG8单片机采用高性能、低功耗HCS208飞思卡尔8位微控制器为内核，是一款集成度很高、功能丰富、适用于各种应用的低价位单片机。
本书将给大家介绍它的一些主要功能及特性，包括灵活多样的低功耗模式、3.3V电压下的Flash编程、片内调试仿真器、高速ADC、IC总线、片内比较器等。
本书共12章，深入浅出地从一般单片机的基础知识人手，引出飞思卡尔8位单片机基础知识、最小系统设计，进而有步骤地、详略得当地介绍飞思卡尔8位单片机的寄存器与片内存储器、指令系统与汇编程序设计、中断系统等基本功能，并在之后的章节中，详细而又有针对性地一一介绍了集成在这款单片机内部的其他功能模块，比如定时器和比较器、异步串行通信、SPI、IC、模／数转换等功能模块。
本书还介绍了飞思卡尔单片机与MCS51单片机的区别，学过5l单片机的人会很快掌握其要点。
在本书最后一章里，有针对性地介绍了S08系列单片机c语言编程，并详细介绍了Code Warrior IDE调试软件的使用方法。
本书给出的所有例题都在实验板上运行验证过。
总之，本书力求通过最简洁的语言和表述方式、最通俗易懂的应用举例，向广大读者全面地介绍MC9S080G8单片机的功能及特性，以求能够为大专院校的学生及各相关领域的工作者提供一些帮助。
参加本书编写的还有天津大学精仪学院的薛彬、汤其剑、刘世廷、高雅彪、叶德超、黄邦奎、孙晔等研究生。
飞思卡尔单片机ppt讲解
数码管显示、液晶显示、蜂鸣器）
单片机(中国)——微控制器MCU(国外)Micro Controller Unit
片上系统 SoC（System on Chip)：提高可靠性、降低复杂性、减少硬件尺
寸、降低成本和功耗。
应用系统单片化：总有一款适合你！（几千种） 嵌入式系统ES（ Embedded systems ）：以应用为中心、以计算机技术
针孔摄像机有线或无线实时传输，可以边 拍边看。这些摄像头都是很小的，最小的 跟手表上装的那种纽扣电池差不多。
1.3 单1.1片计算机机历的分史类与及发新展 技术
单片机的发展
• 20世纪70年代，4位单片机问世 • 第一代(1976一1978年)探索阶段
Intel、Motorola • 第二代(I978一1982年)完善阶段
同时可以实现简单的调试功能，如显示和修改各内部寄存器、显 示和修改内存等。 * 通过PC串口和单片机的串口实现人机对话，可以使单片机的开发 不依赖于任何开发工具（51系列仿真芯片SST89E516） * 占用用户资源（串口、片内RAM和闪存） * 监控程序和应用程序共享一个CPU，因此不能做动态调试。
CPU的集成度已达到千万只晶体管，时钟频率高达GHz
1.3 单片机历史及新技术
计算机的发展动向
1.大型、巨型计算机
2.小型、微型计算机
中国国防科技大学2011年5月公布超级电脑“ 天河一号”，每秒运算速度逾千万亿次，使中国
成为继美国之后第二个能研制千万亿次超级电脑
的国家。该电脑一天的运算量相当于一台主流个 人电脑不间断地计算160年。这套重155吨的先进 系统，由103个冰箱大小的银灰色机柜组成，占地 面积约1000平方公尺。这台超级电脑耗资人民币6 亿元。
单片机(中国)——微控制器MCU(国外)Micro Controller Unit
片上系统 SoC（System on Chip)：提高可靠性、降低复杂性、减少硬件尺
寸、降低成本和功耗。
应用系统单片化：总有一款适合你！（几千种） 嵌入式系统ES（ Embedded systems ）：以应用为中心、以计算机技术
针孔摄像机有线或无线实时传输，可以边 拍边看。这些摄像头都是很小的，最小的 跟手表上装的那种纽扣电池差不多。
1.3 单1.1片计算机机历的分史类与及发新展 技术
单片机的发展
• 20世纪70年代，4位单片机问世 • 第一代(1976一1978年)探索阶段
Intel、Motorola • 第二代(I978一1982年)完善阶段
同时可以实现简单的调试功能，如显示和修改各内部寄存器、显 示和修改内存等。 * 通过PC串口和单片机的串口实现人机对话，可以使单片机的开发 不依赖于任何开发工具（51系列仿真芯片SST89E516） * 占用用户资源（串口、片内RAM和闪存） * 监控程序和应用程序共享一个CPU，因此不能做动态调试。
CPU的集成度已达到千万只晶体管，时钟频率高达GHz
1.3 单片机历史及新技术
计算机的发展动向
1.大型、巨型计算机
2.小型、微型计算机
中国国防科技大学2011年5月公布超级电脑“ 天河一号”，每秒运算速度逾千万亿次，使中国
成为继美国之后第二个能研制千万亿次超级电脑
的国家。该电脑一天的运算量相当于一台主流个 人电脑不间断地计算160年。这套重155吨的先进 系统，由103个冰箱大小的银灰色机柜组成，占地 面积约1000平方公尺。这台超级电脑耗资人民币6 亿元。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 当主控器作为接收器接收被控器送来的最后一个数据时，必 须给被控器发送一个非应答信号（A），令被控器释放SDA线， 以便主控器可以发送停止信号来结束数据的传输。I2C总线 上的应答信号比较重要，在编制程序时应该着重考虑。
.
13
（4）STOP信号
• 在SCL为逻辑1时SDA的一个上升沿 • 主器件做下面两件事情之一，数据传输中止：
3、多主和主从两种工作方式的总线
4、为主控发送器、主控接收器、被控发送器和被控接收器
5、起始和终止信号以及时钟信号都是由主控器提供
6、其总线传输速率为100 kb/s（改进后的规范为400 kb/s），总线驱动能 力为400 pF。QG8的最快速度为clock/20。
7、 I2C总线还具有仲裁功能，当一个以上的主器件同时试图控制总线时，只 允许一个有效，从而保证数据不被破坏
(6) 时钟同步
.
15
QG8的IIC特点
1. 与 标准的IIC协议兼容； 2. 支持多主操作； 3. 有64种不同的时钟频率可供选择； 4. Software selectable acknowledge bit； 5. 支持中断传输； 6. 在总线仲裁中失败方可自动由主切换到从模式； 7. 支持地址匹配中断； 8. 有S和P信号产生与检测功能； 9. 有“重新启动”（Repeated START）信号产生能力； 10. 支持Ack信号的产生与检测； 11. 具有总线忙检测能力；
工作原理及操作时序。
.
2
QG8
SDA SCL
1、电气特性； 2、寻址无需片选； 3、多主和主从 4、MT、MR、ST、SR
.
3
I2C总线的特点
1、电气特性。各节点需共地，SDA和SCL需分别接上拉电阻。
2、寻址无需片选，主从方式中，从器件的地址包括器件编号地址和引脚地 址，器件编写地址由I2C总线委员会分配，引脚地址决定于引脚外接电平 的高低
8、当主机发送寻址字节时，总线上所有器件都将该寻址字节中的高7位地址 与自己器件的地址比较，若两者相同，则该器件认为被主机寻址，并根据 读/写位确定是从发送器还是从接收器
9、具有I2C总线接口的单片机可以工作在上述4种工作状态中的任一状态，而 一些带有I2C总线接口的存储器（RAM或E2PROM）模块只能充当被控发送器 或被控接收器
10、在多主方式中，通过硬件和软件的. 仲裁主控制器取得总线控制权 4
I2C总线的接口电路结构
1、数据线SDA和时钟线SCL都是双向传输线，平时均处于高 电平备用状态，只有当需要关闭I2C总线时，SCL线才会箝 位在低电平。
2、 SCL线上为高电平时，SDA线上的数据信号才会有效， SCL低时，SDA数据无效。因此，只有当SCL线为低电平时， SDA线上的电平状态才允许发生变化。
.
11
• 数据字节没有限制，但每个字节后都必须跟随一个应答位 应答信号在第9个时钟位上出现，主控发送器必须在被控 接收器发送应答信号前，预先释放对SDA线的控制。接收 器在SDA线上输出低电平为应答信号（A），输出高电平为 非应答信号（A）。
.
12
• 主控器接收到应答信号后可进行下一字节的发送。但如果被 控器由于某种原因需要进行其他处理而无法继续接收SDA线 上数据时，便可向SDA线输出一个非应答信号（A），使SDA 线保持高电平，主控器据此便可产生一个停止信号来终止 SDA线上的数据传输。
用来定义波特率的乘数因子mul： 00 mul = 01；01 mul = 02；10 mul = 04；11 Reserved
IIC Clock Rate — 该ICR数值用来定Βιβλιοθήκη 总线分频得到IIC时钟的分频因子，
第十章 内部集成电路IIC原理及应用
第1节 IIC概述 第2节 IIC管脚及相关寄存器 第3节 IIC在系统扩展中的应用
.
1
9.1
I2C 概
述
• I2C总线是PHILIPS公司推出的串行总线。I2C 总线的应用非常广泛，在很多器件上都配备有 I2C总线接口，使用这些器件时一般都需要通 过I2C总线进行控制。这里简要介绍I2C总线的
• 数节为8位，高位在前，低位在后。每传输一位数据都有 一个时钟脉冲相对应。
• SCL线为低电平时，SDA线上数据就被停止传送。接收器可 向SCL线输出低电平而箝住SCL（SCL=0），迫使SDA线处于 等待状态，直到接收器准备好接收新的数据/地址字节时， 再释放时钟线SCL（SCL）=1），使SDA线上数据传输得以 继续进行。
(a)通过产生一个STOP信号放弃总线。
(b)通过产生重复的START信号发起一个新的呼叫。
.
14
(4) 重复的START信号
• 图10－8所示，一个重复的START信号是不用首先产生STOP信号终止通 信的START信号。
(5) 仲裁程序
• 如果两个或更多的主器件试图在同一时间控制总线，一个时钟同步程 序确定总线时钟。竞争的主器件之间相对优先级由一个数据仲裁进程 确定。丢失的主器件立即切换到从接收模式并停止驱动SDA输出。
1 = 读传输，从发送数据给主。
0 = 写传输，主发送数据给从。
正好匹配主器件传输的呼叫地址的从器件通过送回一个应答位 响应。
从机地址由一个固定的和一个可编程的部分构成。例如，某些 器件有4个固定的位（高4位）和3个可编程的地址位（低3位）， 那么同一总线上共可以连接8个相同的器件。
.
10
（3）数据传输
.
5
图9-2 I2C总线的器件连接
.
6
I2C总线信号的时序
.
7
I2C协议
一个标准的通信由四部分组成：
– START信号 – 从地址传输 – 数据传输 – STOP信号
.
8
.
9
（1）START信号
一个START信号定义为SDA的一个下降沿，同时SCL 保持为高。由主机产生。
（2）从地址传输
7位呼叫地址，紧接着一个读/写位，读写位告诉从器件数据传 输的期望方向。
.
16
10.2 、IIC管脚及相关寄存器
.
17
外部信号描述
.
18
寄存器
IIC Address Register (IICA)
7-1 ADDR 作为从模式时，存放被寻找的地址，对于主模式该寄存器无用。
IIC Frequency Divider Register (IICF)
7-6 MULT
5-0 ICR
.
13
（4）STOP信号
• 在SCL为逻辑1时SDA的一个上升沿 • 主器件做下面两件事情之一，数据传输中止：
3、多主和主从两种工作方式的总线
4、为主控发送器、主控接收器、被控发送器和被控接收器
5、起始和终止信号以及时钟信号都是由主控器提供
6、其总线传输速率为100 kb/s（改进后的规范为400 kb/s），总线驱动能 力为400 pF。QG8的最快速度为clock/20。
7、 I2C总线还具有仲裁功能，当一个以上的主器件同时试图控制总线时，只 允许一个有效，从而保证数据不被破坏
(6) 时钟同步
.
15
QG8的IIC特点
1. 与 标准的IIC协议兼容； 2. 支持多主操作； 3. 有64种不同的时钟频率可供选择； 4. Software selectable acknowledge bit； 5. 支持中断传输； 6. 在总线仲裁中失败方可自动由主切换到从模式； 7. 支持地址匹配中断； 8. 有S和P信号产生与检测功能； 9. 有“重新启动”（Repeated START）信号产生能力； 10. 支持Ack信号的产生与检测； 11. 具有总线忙检测能力；
工作原理及操作时序。
.
2
QG8
SDA SCL
1、电气特性； 2、寻址无需片选； 3、多主和主从 4、MT、MR、ST、SR
.
3
I2C总线的特点
1、电气特性。各节点需共地，SDA和SCL需分别接上拉电阻。
2、寻址无需片选，主从方式中，从器件的地址包括器件编号地址和引脚地 址，器件编写地址由I2C总线委员会分配，引脚地址决定于引脚外接电平 的高低
8、当主机发送寻址字节时，总线上所有器件都将该寻址字节中的高7位地址 与自己器件的地址比较，若两者相同，则该器件认为被主机寻址，并根据 读/写位确定是从发送器还是从接收器
9、具有I2C总线接口的单片机可以工作在上述4种工作状态中的任一状态，而 一些带有I2C总线接口的存储器（RAM或E2PROM）模块只能充当被控发送器 或被控接收器
10、在多主方式中，通过硬件和软件的. 仲裁主控制器取得总线控制权 4
I2C总线的接口电路结构
1、数据线SDA和时钟线SCL都是双向传输线，平时均处于高 电平备用状态，只有当需要关闭I2C总线时，SCL线才会箝 位在低电平。
2、 SCL线上为高电平时，SDA线上的数据信号才会有效， SCL低时，SDA数据无效。因此，只有当SCL线为低电平时， SDA线上的电平状态才允许发生变化。
.
11
• 数据字节没有限制，但每个字节后都必须跟随一个应答位 应答信号在第9个时钟位上出现，主控发送器必须在被控 接收器发送应答信号前，预先释放对SDA线的控制。接收 器在SDA线上输出低电平为应答信号（A），输出高电平为 非应答信号（A）。
.
12
• 主控器接收到应答信号后可进行下一字节的发送。但如果被 控器由于某种原因需要进行其他处理而无法继续接收SDA线 上数据时，便可向SDA线输出一个非应答信号（A），使SDA 线保持高电平，主控器据此便可产生一个停止信号来终止 SDA线上的数据传输。
用来定义波特率的乘数因子mul： 00 mul = 01；01 mul = 02；10 mul = 04；11 Reserved
IIC Clock Rate — 该ICR数值用来定Βιβλιοθήκη 总线分频得到IIC时钟的分频因子，
第十章 内部集成电路IIC原理及应用
第1节 IIC概述 第2节 IIC管脚及相关寄存器 第3节 IIC在系统扩展中的应用
.
1
9.1
I2C 概
述
• I2C总线是PHILIPS公司推出的串行总线。I2C 总线的应用非常广泛，在很多器件上都配备有 I2C总线接口，使用这些器件时一般都需要通 过I2C总线进行控制。这里简要介绍I2C总线的
• 数节为8位，高位在前，低位在后。每传输一位数据都有 一个时钟脉冲相对应。
• SCL线为低电平时，SDA线上数据就被停止传送。接收器可 向SCL线输出低电平而箝住SCL（SCL=0），迫使SDA线处于 等待状态，直到接收器准备好接收新的数据/地址字节时， 再释放时钟线SCL（SCL）=1），使SDA线上数据传输得以 继续进行。
(a)通过产生一个STOP信号放弃总线。
(b)通过产生重复的START信号发起一个新的呼叫。
.
14
(4) 重复的START信号
• 图10－8所示，一个重复的START信号是不用首先产生STOP信号终止通 信的START信号。
(5) 仲裁程序
• 如果两个或更多的主器件试图在同一时间控制总线，一个时钟同步程 序确定总线时钟。竞争的主器件之间相对优先级由一个数据仲裁进程 确定。丢失的主器件立即切换到从接收模式并停止驱动SDA输出。
1 = 读传输，从发送数据给主。
0 = 写传输，主发送数据给从。
正好匹配主器件传输的呼叫地址的从器件通过送回一个应答位 响应。
从机地址由一个固定的和一个可编程的部分构成。例如，某些 器件有4个固定的位（高4位）和3个可编程的地址位（低3位）， 那么同一总线上共可以连接8个相同的器件。
.
10
（3）数据传输
.
5
图9-2 I2C总线的器件连接
.
6
I2C总线信号的时序
.
7
I2C协议
一个标准的通信由四部分组成：
– START信号 – 从地址传输 – 数据传输 – STOP信号
.
8
.
9
（1）START信号
一个START信号定义为SDA的一个下降沿，同时SCL 保持为高。由主机产生。
（2）从地址传输
7位呼叫地址，紧接着一个读/写位，读写位告诉从器件数据传 输的期望方向。
.
16
10.2 、IIC管脚及相关寄存器
.
17
外部信号描述
.
18
寄存器
IIC Address Register (IICA)
7-1 ADDR 作为从模式时，存放被寻找的地址，对于主模式该寄存器无用。
IIC Frequency Divider Register (IICF)
7-6 MULT
5-0 ICR