微机原理及接口技术第4章 总线02
单片微型计算机原理及接口技术答案
单片微型计算机原理及接口技术答案【篇一：单片微型计算机原理与接口技术髙锋版课后答案第4章】txt>思考与练习题解析【4—1】简述下列基本概念：程序、程序设计、机器语言、汇编语言及高级语言。
【答】各基本概念如下。
【4—2】在单片机领域，目前最广泛使用的是哪几种语言?有哪些优越性?单片机能否直接执行这几种语言?【答】在单片机领域，目前最广泛使用的是汇编语言和高级语言。
汇编语言编写的程序效率高，占用存储空间小，运行速度快，而且能反映单片机的实际运行情况。
但编程比使用高级语言困难，通用性差。
单片机不能直接执行汇编语言程序，必须通过人工(或机器)汇编把汇编语言程序转换为机器语言程序。
高级语言不受具体机器的限制，而且使用了许多数学公式和习惯用语，从而简化了程序设计的过程，通用性强，易于移植到不同类型的单片机中。
单片机不能直接识别和执行高级语言，需要将其转换为机器语言程序才能识别和执行。
对于高级语言，这一转换工作通常称为“编译”或者“解释”。
进行编译或者解释的专用程序称为“编译程序”或者“解释程序”。
【4—3】什么叫伪指令?8oc51单片机程序设计中主要有哪些伪指令语句?【答】伪指令又称为“汇编程序控制译码指令”。
“伪”体现在汇编时不产生机器指令代码，不影响程序的执行，仅指明在汇编时执行一些特殊的操作。
例如．为程序指定一个存储区，将一些数据、表格常数存放在指定的存储单元，说明源程序开始或结束等．。
不同的单片机开发装置所定义的伪指令不全相同。
80c51单片机程序设计中主要有伪指令语句如下。
1．org(origin)一汇编起始地址伪指令，指令格式为：org 表达式’其含义是向汇编程序说明，下述程序段的起始地址由表达式指明。
表达式通常为十六进制地址码。
2．end(end 0f assembly)一汇编结束伪指令。
其含义是通知汇编程序，该程序段汇编至此结束。
3．equ(equate)—赋值伪指令。
指令格式为：标号 equ 表达式其含义是把表达式赋值于标号，这里的标号和表达式是必不可少的。
微机原理4章总线周期和时序
读写使能信号 E
读写选择信号R/W 芯片选择信号 CS 数据、指令选择信号 D/I
数据 DB7~DB0
注：D/I=1 为数据操作；D/I=0 为写指令或读状态
7
4.2 处理器总线
4.2.1 8086微处理器的工作模式
最小模式：系统中只有一片8086,其存储 容量不大,所要连的I/O端口也不多,总线控 制逻辑电路被减到最小。 最大模式：构成的系统较大,可能包含不 只一片微处理器,或要求有较强的驱动能力 ,带有一个总线控制器8288。
24
4.3.1 8086的读周期时序
CLK
T1 T2
M / IO A19~A16/S6~S3
A15~A0
BHE/S7 ALE
RD
高M A19~A16 地址输出
DT/R DEN
T3
T4
低IO S6~S3
DATA IN
25
5.若到时数据出不来,可用一个产生READY 信号的电路,使在T3和T4之间产生一个或几 个Tw来解决时序配合
第4章 处理器总线时序和系统总线
4.1 概述 4.2 处理器总线 4.3 8086典型时序分析 4.4 其它总线简介
1
4.1 概述
4.1.1 指令周期、总线周期和T状态
指令周期—执行一条指令所需的时间。 不同指令的指令周期是不同的。
《微机原理与接口技术》第四章习题集与解答知识分享
《微机原理与接口技术》第四章习题集与解答精品文档习题集解答第五章汇编语言程序设计1．从4000H单元开始定义数据段如下，请画出所定义存储器的分配图。
BUF SEGMENTDAl DW 3456HDA2 DB 2 DUP(7，8)BUF ENDS答：存储器的分配图2．对于习题1的定义，请说明下列每条指令执行后的结果。
1、 MOV AX，SEG DAl2、MOV AX，SEG DA23、MOV BX，OFFSET DAl4、MOV BX，OFFSET DA25、MOV CX，TYPE DAl6、MOV CX，TYPE DA27、MOV DX，LENGTH DAl8、MOV DX，LENGTH DA29、MOV AX，SIZE DAl ‘10、MOV AX，SIZE DA2答：1、（AX）=（DS）2、（AX）=（DS）+23、（BX）=4000H4、（BX）=4002H5、（CX）=26、（CX）=17、（DX）=28、（DX）=49、（AX）=210、（AX）=43．已知数据定义如下，请计算变量PL的值是多少?DATA DB ‘AB’DATAl DB 10 DUP(?)PL EQU $-DATA答：PL=DATA+12-DATA=124．已知A＝25、B＝15、C＝4，请计算下列表达式的值。
(1) A × 50+B (2) A MOD C+B(3)(A+4)×B-3 (4) B／3 MOD 4(5)A LE B (6) A XOR 50答：(1) A × 50+B= 25 × 50+15=1250+15=12515(2) A MOD C+B=25 MOD 4+15=1+15=16(3)(A+4)×B-3 =(25+4)×15-3 =1500-3=1497(4) B／3 MOD 4 =15/3 MOD 4 =5 MOD 4 =1(5)A LE B =25 LE 15 = 0(6) A XOR 50 = 25 XOR 50 = 435．已知内存DATA单元存放一个字数据，请统计其中含有0的个数，并送人RESULT单元的程序。
微机原理与接口技术 第4章 微型计算机总线技术
图4.2 ISA 总线插槽示意图
10
2．EISA总线
EISA总线是ISA总线的扩展，与ISA总线完全兼 容，支持多个总线主控器，增加了突发式传送， 是一种高性能的32位标准总线，最高数据传输率 为33MB/S，而ISA最高数据传输率为8MB/S。它 是在原AT总线的基础上进行扩展的，由原来的AT 总线的98脚扩展到196个引脚。
4
（二）按照信号的功能分类
1．基本信息总线，包括地址线、数据线及内存和I/O的读 写控制信号线等。 2．数据握手总线，又称联络总线，是控制启动和停止总线 操作、实现数据传送同步的信号线，是为保证总线上能容 纳各种存取速度的设备而设计的信号线。 3．判决总线，包括总线判决（总线请求、总线确认线）和 中断判决线（中断请求线、中断响应线）等。 4．定时信号总线，包括时钟信号线、复位信号线等。 5．电源信号总线，包括电源线和地线。
7
4.1.3 总线的性能指标 （一）总线宽度
总线宽度又称总线位宽，指的是总线能同时传送数据的位数。
（二）总线频率
总线工作频率是总线工作速度的一个重要参数，工作频率 越高，速度越快。
（三）总线带宽
总线带宽又称总线的最大数据传输速率，是指在一定时 间内总线上可传送的数据总量，用每秒钟最大传送数据量来 衡量。 总线带宽或最大数据传输率＝（总线宽度/8位）×总线频率， 单位为MB/s（总线频率以MHz为单位）。
5
（三）按照层次位置分类 如图4.1所示，为计算机按照层次位置分类的总线示意图。 1．片内总线：片内总线位于微处理器或I/O芯片内部。 2．系统总线（内总线、板级总线）：用于微机系统中各插 件之间的信息传输。 3．外部总线（设备总线、通信总线）：用于系统之间的连 接，如微机与外设或仪器之间的连接。如通用串行总线 RS-232C、智能仪表总线IEEE-488、并行打印机总线 Centronics、并行外部设备总线SCSI和通用串行总线USB 等。
微机原理及接口技术郑大测试题
《微机原理及接口技术》第01章在线测试剩余时间：59:51第一题、单项选择题（每题1分，5道题共5分）1、Pentium属于＿＿＿＿＿＿＿＿＿＿位结构的处理器。
A、8B、16C、32D、642、处理器也称为＿＿＿＿＿＿＿＿＿＿。
A、控制器B、运算器C、中央处理器D、系统总线3、微机系统中各个功能部件通过＿＿＿＿＿＿＿＿＿＿相互连接。
A、系统总线B、芯片组C、I/O接口D、主存芯片4、在计算机系统的层次结构中，＿＿＿＿＿＿＿＿＿＿＿＿＿属于物理机。
A、用户层B、操作系统层C、机器语言层D、高级语言层5、软件兼容的关键是保证＿＿＿＿＿＿.A、向后兼容B、向前兼容C、向下兼容D、向下兼容第二题、多项选择题（每题2分,5道题共10分）1、微型机硬件主要由＿＿＿＿＿＿＿＿＿＿和系统总线等组成。
A、处理器（CPU)B、存储器C、I/O接口D、操作系统E、外设2、地址总线上传输的信息包含＿＿＿＿＿＿＿＿＿＿。
A、存储器地址B、存储器数据C、I/O地址D、I/O数据E、控制信息3、在计算机系统的层次结构中，＿＿＿＿＿＿＿＿＿＿＿＿＿属于物理机。
A、数字电路层B、操作系统层C、机器语言层D、高级语言层E、汇编语言层4、按照冯•诺伊曼思想，计算机的5大基本部件有＿＿＿＿＿＿＿＿＿＿＿＿＿.A、处理器B、控制器C、运算器D、输入设备E、输出设备5、Pentium 4及之后的IA-32处理器具有＿＿＿＿＿＿＿＿＿＿＿＿＿多媒体指令。
A、MMXB、SSEC、SSE2D、SEE3E、3D NOW！第三题、判断题（每题1分，5道题共5分）1、微机主存只要使用RAM芯片就可以了。
正确错误2、处理器进行读操作,就是把数据从处理器内部读出传送给主存或外设.正确错误3、IA-64结构是IA-32结构的64位扩展，也就是Intel 64结构。
正确错误4、处理器字长是处理器每个时间单位可以处理的二进制位数。
正确错误5、时钟频率是处理器的基本性能参数之一.正确错误《微机原理及接口技术》第02章在线测试剩余时间：59:49第一题、单项选择题（每题1分，5道题共5分)1、在DOS/Windows平台，汇编语言源程序文件通常采用＿＿＿＿＿＿＿＿＿＿作为扩展名。
《微机原理及接口技术》第四章
J X G
12/89
J X G
微机原理及接口技术
主要传送方式的对比
方式 无 条件 传送 方式 查询 传送 方式
定义
在已知外设准备好， 不用查询外设，直 接进行数据传送
在程序控制下先 查询状态 外设准备好 传送数据 否则CPU等待 外设准备好数据
输入过程
I/O数据到缓冲器 CPU执行IN I/O.RD.AD选中BR I/O数据送CPU
J X G
9/89
J X G
微机原理及接口技术
二、直接存储器存取方式（DMA方式）
数据传送请求由外设向 DMA 控制器（DMAC ）提出，然后DMAC 向CPU申请 总线，DMAC利用系统总线自主完成外设和存储器间的数据传送。CPU不干 预传送过程，整个传送过程由硬件来完成而不需要软件介入。控制数据传 送过程的硬件称为DMA控制器。 常用的DMA控制器8237详见本章第4节。 优点：具有非常高的传送速率。 缺点：硬件电路复杂。
② 缺点：其一是I/O端口占用了内存空间； 其二是在程序中不能一目了然的区分当前正在进行的访问是存储器还是I/O端口。
2、独立地址的编址方式：是指把I/O端口和存储单元各自编址，即使地址编号相同也无妨。
① 优点：其一是I/O端口不占用内存空间； 其二是访问I/O端口指令仅需两个字节，执行速度快； 其三是读程序时只要是I/O指令，即知是CPU访问I/O端口。 ② 缺点：其一是要求CPU有独立的I/O指令； 其二是CPU访问I/O端口的寻址方式少。
4.2.1
并行接口芯片8255A的结构
8255A有3个8位的并行输入输出端口，端口A、B、C； 可利用编程的方法设置3个端口是输入端口还是输出端口； 有三种工作方式，分别是方式0、方式1和方式2；
总线接口微机原理与接口技术彭虎
为了提高总线的带宽利用率，总线接口技术也在不断优化。例如，采用数据压缩、多通道传输等技术，提高总线 的传输效率。
低功耗、低延迟总线接口
低功耗设计
随着移动设备和便携式设备的普及，低功耗设计成为总线接 口的一个重要发展趋势。通过降低电压、优化电路设计、采 用低功耗模式等方式，降低总线接口的功耗，延长设备的续 航时间。
低延迟技术
在一些实时性要求较高的应用场景中，低延迟技术显得尤为 重要。总线接口技术通过优化数据传输路径、减少传输环节 等方式，降低数据传输的延迟，提高系统的实时响应能力。
无线、蓝牙、WiFi等无线总线接口
无线化趋势
随着无线技术的发展，无线总线接口在许多领域得到了广泛应用。无线总线接 口具有灵活性和移动性，可以方便地实现设备之间的无线连接和数据传输。
通信设备总线接口的应用案例包括路由器、交换机、服务 器等网络通信设备，以及手机、平板电脑等移动通信设备 。通过总线接口技术实现设备的快速数据传输和高效能通 信，提高设备的性能和稳定性。
计算机硬件总线接口应用案例
计算机硬件总线接口主要用于连接计算机硬件设备，如CPU、内存、硬盘等，实 现设备间的数据传输和控制。常见的计算机硬件总线接口有PCI、AGP、SATA等 。
总线标准
为了规范总线的连接和通信，制定了一系列总线标准，如ISA、EISA、 PCI等。
04
常见总线接口技术
并行总线接口
定义
并行总线接口是一种数据传输方式，它通过多个数据线同 时传输多个数据位。
特点
并行总线接口具有数据传输速率高、传输距离短、连接线 数多、成本高等特点。常见的并行总线接口包括ISA、 EISA、PCI等。
总线接口通信协议
通信协议定义
微机原理与接口技术第1-11章作业答案
第一章：1.1 为什么需要半加器和全加器，它们之间的主要区别是什么?答：无论是全加器还是半加器均能实现两个一位的二进制数相加，得到相加的和和向高位的进位。
半加器不需要考虑来自低位的进位，而全家器需考虑来自低位的进位。
1.2 用补码法写出下列减法的步骤：(1) 1111(2)-1010(2)=?(2)=?(10)=00001111B+11110110B=00000101B=5D(2) 1100(2)-0011(2)=?(2)=?(10)=00001100B+11111101B=00001001B=9D第二章：2.1 ALU是什么部件?它能完成什么运算功能?试画出其符号。
答：ALU是算术逻辑运算单元的简称，该部件既能进行二进制数的四则运算，也能进行布尔代数的逻辑运算。
符号略！2.2 触发器、寄存器及存储器之间有什么关系?请画出这几种器件的符号。
答：触发器能存储一位的二进制信息，是计算机记忆装置的基本单元。
寄存器是由多个触发器构成的，能存储多位二进制信息。
存储器又是由多个寄存器构成的。
器件的符号略！2.4 累加器有何用处?画出其符号。
答：累加器是由多个触发器构成的多位寄存器，作为ALU运算过程的代数和的临时存储处。
累加器不仅能装入及输出数据外，还能使存储其中的数据实现左移或右移。
符号略！2.6 何谓L门及E门?它们在总线结构中有何用处?答：L门即LOAD控制端，是用以使寄存器接受数据输入的控制门；E门即ENABLE控制端，是三态输出门，用以控制寄存器中的数据输出至总线。
有了L门及E门，就可以利用总线结构，从而使信息传递的线路简单化。
2.10 除地线公用外，5根地址线和11根地址线各可选多少个地址?答：5根地址线可选25=32个地址；11根地址线可选211=2048个地址。
2.12 存储地址寄存器(MAR)和存储数据寄存器(MDR)各有何用处?答：MAR和MDR均是存储器的附件。
存储地址寄存器(MAR)是一个可控的缓冲寄存器，具有L门以控制地址的输入，它和存储器的联系是双态的，存储地址寄存器存放的是索要寻找的存储单元的地址。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
IOH
OC门
“ 0” I I L 输入 “1” IIH
OC“0” “1”源自IOL 电流输出IOH
7
4.3 总线的驱动与控制
一、总线竞争与负载
2. 总线的负载 ① 直流负载：（手册上给出的均为最大值）
IOH
驱动门
IOL
IIL
IIHIIL
IIH „„
IIL
IIH 负载门
输出高电平时，驱动门的 IOH ≥
传输线引入的电容 ＋ „„）
12
4.3 总线的驱动与控制
一、总线竞争与负载
2. 总线的负载 ② 交流负载 MOS电路每引脚的输入电容约为10pf
不推荐一个驱动门直接连接10各以上的MOS负载
负载多 → 加驱动器
13
4.3 总线的驱动与控制
一、总线竞争与负载
驱动自己，可驱 动多少个门？
【例】某门电路 IIH＝0.1mA，IIL＝0.2mA，Cin＝5pF IOH＝16mA，IOL＝22mA，CP＝250pF
① 直流负载：高电平时 16mA / 0.1mA ＝ 160个
110个 低电平时 22mA / 0.2mA ＝ 110个
50个
② 交流负载：250pF / 5pF ＝ 50个
理想情况
14
4.3 总线的驱动与控制
克服总线负载效应（直流 负载、交流负载）的办法 是用驱动器和缓冲器。 对驱动器/缓冲器的要求： 扇出能力大 引入延时可忽略 有较高的噪声容限 扇出能力：驱动同类门的个数。 扇出能力＝Min（NOL，NOH） NOL —— 低电平输出时的扇出数
23
【例1】某内存板，板内地址为A0000H～FFFFFH， 试画出板内双向数据总线驱动与控制电路。
① 防止总线竞争原则： 只有当CPU读本电路板内的内存地址时，才允许 双向驱动器指向系统总线的三态门是导通的。
24
【例1】某内存板，板内地址为A0000H～FFFFFH， 试画出板内双向数据总线驱动与控制电路。 ② 对板内内存地址进行分析，找出地址特征。 A0000H～FFFFFH
11
4.3 总线的驱动与控制
一、总线竞争与负载
2. 总线的负载 ② 交流负载 对MOS电路，IIL、IIH很小 → 主要考虑电容负载
标准波形 要求输出门的 负载电容CP满 容性负载波形 足如下条件： 负载门的输入电容
N
元件级总线、 内总线 外总线
CP ≥（
C ＋ 电路板布线引入的电容＋
i 1 Ii
CMOS
SN74AHCT
SN74HC SN74HCT
先进的高速 CMOS逻辑系列
高速CMOS 逻辑系列 高速CMOS 逻辑系列
+5v
+2～+6v +5v
CMOS
CMOS CMOS
8.5ns
25ns 25ns
-2.5/2.5uA
-1/1uA -1/1uA
-8/8mA
-8/8mA -8/8mA
输入与TTL电 平兼容
I
i 1
N
IHi
输出低电平时，驱动门的 IOL ≥
I
i 1
N
ILi
8
4.3 总线的驱动与控制 2. 总线的负载 ① 直流负载
一、总线竞争与负载
74LSxx（TTL） 74HCxx（CMOS）
IIH/IIL 0.02 / 0.4 mA 1 / 1 μA
IOH/IOL
扇出数
0.4 / 8 mA
1Y1
„„„
CPU
D7 Q7
允许 允许
E1 E2
1A4
1Y4
BUS
17
4.3 总线的驱动与控制
二、总线驱动设计
74ACT245
A0 B0
1. 几种常用的芯片 ② 双向驱动器（三态输出）
用于DB， 如74LS245、 74ACT245
CPU
A7
B7 E
方向控制
DIR
/E为“0”时， DIR=“0”，B → A 允许 BUS DIR=“1”，A → B /E为“1”时，A、B均为高阻，实现CPU与总线隔离。
一、总线竞争与负载
1. 总线竞争：同一总线上，同一时刻，有两个或两个 以上的器件输出其状态。 ③ 用三态电路，严格控制逻辑。 门1输出控制 0 0 门1 0 z 1 门2输出控制 门2 1
5
总线
4.3 总线的驱动与控制
一、总线竞争与负载
2. 总线的负载 ① 直流负载：为了能正常工作，CPU必须提供各 个芯片正常工作所需的电流。
74LS245： IOH＝15mA，IOL=24mA，IIH＝0.1mA，IIL=0.2mA 74ACT245：IOH＝24mA，IOL=24mA，IIH＝1uA， IIL=1uA
18
4.3 总线的驱动与控制 1. 几种常用的芯片 ③ 锁存器（三态输出）
74LS373
二、总线驱动设计
OE D0 Q0
DMA传输 时序： I/O→内存 地址： 内存地址
IOR：
MEMW：
P109 AEN=0：CPU AEN=1：DMA AEN：
数据：
来自I/O的数据
27
【例2】接口板板内接口地址为5000H～7FFFH，试画 出板内双向数据总线驱动与控制电路。
② 地址分析：
A15 0 0 A14 1 1 A13 0 1 A12 1 0 A11 x x A10 x x „„ „„ „„ A0 x x
21
4.3 总线的驱动与控制
二、总线驱动设计
3. 扩展插件板（卡）的板内驱动
利用板内驱动将插件板的负载与系统总线相隔离 → 减少插件板对系统的影响
（地址总线、写插件板时的数据总线：CPU → 插件板）
数据总线：读插件板时，CPU ← 插件板 CPU读插件板 → 负载能力 避免总线竞争 P131 原则：只有CPU读本插件板时才允许通向系 统总线的三态门导通，其它 → 高阻。
74LS138
E3 E2 E1 Y7 Y6 Y5 Y4 Y3 C B A Y2 Y1 Y0
29
【例3】某微型机电路板上有内存C0000H～EFFFFH 和接口A000H～BFFFH，试画出该电路板板内双向数 据总线驱动与控制电路。
① 防止总线竞争原则： 只有当CPU读板内内存或读板内接口时，才允许双 向数据驱动器指向系统总线的三态门是导通的。
IOH CPU IOL
SRM2114T-25 IS61C1024-15N SRM2114T-25
A0
IIH IIH
74LSXX
IIL
74LSXX
6
4.3 总线的驱动与控制 2. 总线的负载 ① 直流负载：
一、总线竞争与负载
非OC门
（负）
“ 0” I I L 输入 “1” IIH （正）
“1”
（正） 电流 “0” IOL 输出 （负）
20
4 / 4 mA
4000
扇出数：驱动同类门的个数。
9
目前常用的74系列器件有关参数（来源自TI公司器件手册）
前缀 说明
先进的高速 CMOS逻辑系列
工作电压
工艺
典型 传输 速率
8.5ns
最大驱动电流 -IIL/IIH -IOH/IOL
-8/8mA
备注
与高速CMOS 器件完全兼容
SN74AHC
+2～+5.5v
0
1
1
1
x
x
„„
x
③ 根据地址特征，画控制电路。 （利用 3-8 译码器译码）
28
【例2】接口板板内接口地址为5000H～7FFFH，试画 出板内双向数据总线驱动与控制电路。
74LS245 总线边 D0~D7
A0 A7 DIR B0 B7 E
电路板内 Data0~Data7
IOR IOW AEN A15 A14 A13 A12
微机原理及接口技术
第
4章
总线
4.3 总线的驱动与控制
4.3 总线的驱动与控制
本节内容：
总线竞争 总线的负载 总线的驱动 对总线驱动器的控制
2
4.3 总线的驱动与控制
一、总线竞争与负载
1. 总线竞争：同一总线上，同一时刻，有两个或两个 以上的器件输出其状态。 0 ① 对TTL： 门1 0 总线 1 门2 1 此时总线上会是一种不高不低的非TTL电 平，严重时会烧坏器件。
4.3 总线的驱动与控制
二、总线驱动设计
1. 几种常用的芯片 ① 单向驱动器（三态输出） ② 双向驱动器（三态输出） ③ 锁存器（三态输出）
16
4.3 总线的驱动与控制
二、总线驱动设计
1. 几种常用的芯片 ① 单向驱动器（三态输出）
74LS240
74LS244
D0 Q0
1OE 1A1
„„„ „„„
22
4.3 总线的驱动与控制
二、总线驱动设计
3. 扩展插件板（卡）的板内驱动 教材上的例子 打印机插件板的驱动：接口 基本门电路 译码 异步通信插件板的板内驱动：接口 PROM译码 扩展内存插件板的板内驱动：内存 PC机单色显示器（卡）插件板的总线驱动： 内存＋接口
74LS138译码
A19
1 1
A18
0 0
A17
1 1
A16
0 1
A15
x x
A14
x x
„„
„„ „„
A0
x x
1
1 1 1
1
1 1 1
0
0 1 1
0
1 0 1
x
x x x