EDA技术与VHDL(第4版)潘松黄继业清华大学出版社课后习题答案
EDA技术实用教程答案—潘松
EDA技术实用教程第一章1-1 EDA技术与ASIC设计和FPGA开发有什么关系?答：利用EDA技术进行电子系统设计的最后目标是完成专用集成电路ASIC的设计和实现；FPGA和CPLD是实现这一途径的主流器件。
FPGA和CPLD通常也被称为可编程专用IC，或可编程ASIC。
FPGA和CPLD的应用是EDA 技术有机融合软硬件电子设计技术、SoC（片上系统）和ASIC设计，以及对自动设计与自动实现最典型的诠释。
1-2与软件描述语言相比，VHDL有什么特点?答：编译器将软件程序翻译成基于某种特定CPU的机器代码，这种代码仅限于这种CPU而不能移植，并且机器代码不代表硬件结构，更不能改变CPU的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将VHDL 程序转化的目标是底层的电路结构网表文件，这种满足VHDL设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的‚翻译‛，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型?答：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。
综合在电子设计自动化中的地位是什么?答：是核心地位（见图1-3）。
EDA潘松课后答案
第一章1-1 EDA 技术与 ASIC 设计和 FPGA 开发有什么关系?答：利用 EDA 技术进行电子系统设计的最后目标是完成专用集成电路 ASIC 的设计和实现；FPGA 和 CPLD 是实现这一途径的主流器件。
FPGA 和 CPLD 通常也被称为可编程专用 IC，或可编程 ASIC。
FPGA 和 CPLD 的应用是 EDA 技术有机融合软硬件电子设计技术、SoC（片上系统）和 ASIC 设计，以及对自动设计与自动实现最典型的诠释。
1-2 与软件描述语言相比，VHDL 有什么特点? P6答：编译器将软件程序翻译成基于某种特定 CPU 的机器代码，这种代码仅限于这种CPU 而不能移植，并且机器代码不代表硬件结构，更不能改变 CPU 的硬件结构，只能被动地为其特定的硬件电路结构所利用。
综合器将 VHDL程序转化的目标是底层的电路结构网表文件，这种满足 VHDL 设计程序功能描述的电路结构，不依赖于任何特定硬件环境；具有相对独立性。
综合器在将 VHDL(硬件描述语言)表达的电路功能转化成具体的电路结构网表过程中，具有明显的能动性和创造性，它不是机械的一一对应式的“翻译”，而是根据设计库、工艺库以及预先设置的各类约束条件，选择最优的方式完成电路结构的设计。
l-3 什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么? 什么是综合? 答：在电子设计领域中综合的概念可以表示为：将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程。
有哪些类型? 答：(1)从自然语言转换到 VHDL 语言算法表示，即自然语言综合。
(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。
(3)从 RTL 级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。
(4)从逻辑门表示转换到版图表示(ASIC 设计)，或转换到 FPGA 的配置网表文件，可称为版图综合或结构综合。
EDA技术与Verilog_HDL(潘松)第6章习题答案
6-1 在Verilog设计中，给时序电路清零（复位）有两种不同方法，它们是什么，如何实现？答：同步清零、异步清零，在过程语句敏感信号表中的逻辑表述posedge CLK用于指明正向跳变，或negedge用于指明负向跳变实现6-2 哪一种复位方法必须将复位信号放在敏感信号表中？给出这两种电路的Verilog 描述。
答：异步复位必须将复位信号放在敏感信号表中。
同步清零：always @(posedge CLK) //CLK上升沿启动Q<=D; //当CLK有升沿时D被锁入Q异步清零：always @(posedge CLK or negedge RST) begin //块开始if(!RST)Q<=0; //如果RST=0条件成立，Q被清0else if(EN) Q<=D;//在CLK上升沿处，EN=1，则执行赋值语句end//块结束6-3 用不同循环语句分别设计一个逻辑电路模块，用以统计一8位二进制数中含1的数量。
module Statistics8(sum,A); output[3:0]sum;input[7:0] A;reg[3:0] sum;integer i;always @(A)beginsum=0;for(i=0;i<=8;i=i+1) //for 语句if(A[i]) sum=sum+1;else sum=sum;endendmodule module Statistics8(sum,A); parameter S=4;output[3:0]sum;input[7:0] A;reg[3:0] sum;reg[2*S:1]TA;integer i;always @(A)beginTA=A; sum=0;repeat(2*S)beginif(TA[1])sum=sum+1;TA=TA>>1;endendendmodulerepeat循环语句for循环语句module Statistics8(sum,A);parameter S=8;output[3:0]sum;input[7:0] A;reg[S:1] AT;reg[3:0] sum;reg[S:0] CT;always @(A) beginAT={{S{1'b0}},A}; sum=0; CT=S;while(CT>0) beginif(AT[1])sum=sum+1;else sum=sum;begin CT= CT-1; AT=AT>>1; end end endendmodule6-3 用不同循环语句分别设计一个逻辑电路模块，用以统计一8位二进制数中含1的数量。
EDA潘松课后答案补充(第九章以后)
三、简答题1、实体说明中端口模式有哪些？说明端口模式OUT，INOUT和BUFFER.有何异同？实体说明中端口模式有：IN OUT INOUT BUFFER.IN 含义：输入OUT 含义：输出但在构造体内部不使用INOUT 含义：说明该端口是双向的，可以输出也可以输入BUFFER 含义：说明该端口可以输出信号且在构造体内部可以使用该输出信号。
2、VHDL语言中有四个数据类型：BIT、STD_LOGIC、BIT_VECTOR、STD_LOGIC_VECTOR，它们有什么不同？BIT和BIT_VECTOR是标准数据类型，只包含0和1两种状态；STD_LOGIC和STD_LOGIC_VECTOR是上两种类型的补充，有9种状态；BIT_VECTOR类型对象可以用二进制、十进制、八进制和十六进制方式赋值，STD_LOGIC_VECTOR类型对象只能用十六进制方式赋值；使用STD_LOGIC和STD_LOGIC_VECTOR定义对象时，必须加入IEEE库和包集合STD_LOGIC_1164的说明。
3、VHDL中有哪三种数据对象（客体）？详细说明他们的功能特点以及使用方法。
主要包括三种数据对象：信号，变量，常数。
其中常数是一个固定的值，常数说明就是对某一常数名赋予一个固定的值，其格式为：CONSTANT常数名：数据类型：=表达式；一旦赋值不能改变；变量只能在进程语句，块语句，函数语句和过程语句结构中使用，是局部量，其赋值立即生效且赋值时不能产生附加延时，其格式为：VARIABLE变量名：数据类型约束条件：=表达式；信号是电子电路内部硬件连接的抽象可以产生附加延时，其格式为：SIGNAL 信号名：数据类型约束条件：=表达式；数据对象是可以被赋值的对象。
4、信号和变量在描述和使用时有哪些主要区别？信号赋值采用“<=”而变量赋值采用“：=”变量赋值立即生效而信号赋值语句和实际赋值过程是分开的，变量赋值不可产生附加延时而信号可以。
EDA课后题答案
第一章1.什么叫EDA技术？及狭义定义（书P1）Electronic Design Automation--电子设计自动化。
EDA的广义定义范围包括：半导体工艺设计自动化、可编程器件设计自动化、电子系统设计自动化、印刷电路板设计自动化、仿真与测试、故障诊断自动化、形式验证自动化统称EDA工程。
2.EDA发展历程：CAD- CAE -EDA3 .EDA技术的主要内容实现载体（硬件基础）：大规模可编程逻辑器件(PLD_Programmable Logic Device)描述方式：硬件描述语言(HDL_Hard descripation Lauguage，VHDL，Verilog HDL等)设计工具：开发软件、开发系统硬件验证：实验开发系统FPGA 在结构上主要分为三个部分，即可编程逻辑单元，可编程输入/输出单元和可编程连线三个部分。
CPLD在结构上主要包括三个部分，即可编程逻辑宏单元，可编程输入/输出单元和可编程内部连线。
4.硬件描述语言(HDL_Hardware Description Language)VHDL：IEEE标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件描述语言。
系统级抽象描述能力较强。
Verilog：支持的EDA工具较多，适用于RTL级和门电路级的描述，其综合过程较VHDL 稍简单，门级开关电路描述能级较强，但其在高级描述方面不如VHDL。
ABEL：一种支持各种不同输入方式的HDL，系统级抽象描述能力差，适应于门级电路描述。
5. 仿真工具功能仿真（也叫前仿真、系统级仿真、行为仿真）验证系统的功能。
时序仿真（也叫后仿真、电路级仿真）：验证系统的时序特性、系统性能。
6. EDA的工程设计流程（P8）第二章1.在系统可编程技术(ISP)定义ISP(In_System Programmability/Programming)是指对器件、电路板、整个电子系统进行逻辑重构和修改功能的能力。
《EDA技术实用教程(第四版)》(包括第九、十章)习题答案解析
《EDA技术实用教程(第四版)》习题1 习题1-1EDA技术与ASIC设计和FPGA开发有什么关系？FPGA在ASIC设计中有什么用途？P3~41-2 与软件描述语言相比，VHDL有什么特点? P6l-3什么是综合?有哪些类型?综合在电子设计自动化中的地位是什么?P51-4 在EDA技术中，自顶向下的设计方法的重要意义是什么? P7~101-5 IP在EDA技术的应用和发展中的意义是什么? P22~141-6叙述EDA的FPGA/CPLD设计流程，以及涉及的EDA工具及其在整个流程中的作用。
(P11~13)2 习题2-1OLMC（输出逻辑宏单元）有何功能?说明GAL是怎样实现可编程组合电路与时序电路的。
P34~362-2什么是基于乘积项的可编程逻辑结构?P33~34，40什么是基于查找表的可编程逻辑结构?P40~412-3FPGA系列器件中的LAB有何作用? P43~452-5 解释编程与配置这两个概念。
P582-6 请参阅相关资料，并回答问题：按本章给出的归类方式，将基于乘积项的可编程逻辑结构的PLD器件归类为CPLD；将基于查找表的可编程逻辑结构的PLD器什归类为FPGA，那么，APEX系列属于什么类型PLD器件? MAX II系列又属于什么类型的PLD器件?为什么? P54~563 习题3-1 画出与以下实体描述对应的原理图符号元件:ENTITY buf3s IS --实体1:三态缓冲器PORT(input:IN STD_LOGIC; --输入端enable:IN STD_LOGIC; --使能端output:OUT STD_LOGIC); --输出端END buf3s ;ENTITY mux21 IS --实体2: 2选1多路选择器PORT(in0, in1,sel: IN STD_LOGIC;output:OUT STD_LOGIC);mux21in0outputin1sel3-2 图3-16所示的是4选1多路选择器,试分别用IF_THEN语句和CASE语句的表达方式写出此电路的VHDL程序,选择控制信号s1和s0的数据类型为STD_LOGIC_VECTOR;当s1=’0’,s0=’0’；s1=’0’,s0=’1’；s1=’1’,s0=’0’和s1=’1’,s0=’1’时,分别执行y<=a、y<=b、y<=c、y<=d。
EDA技术实用教程习题答案潘松_黄继业
章二第
。证保的靠可了供提发开统系为�性试测可与植移可的好良�议协口接的范规有具核 PI�答 ?么什是义意的中展发和用应的术技 ADE 在 PI 5-1 。程过的精求步逐节环计设各中程流计设个整在是就�法方计设的下向顶自�中用应术技 ADE 在�答 ? 么什是义意要重的法方计设的下向顶自�中术技 ADE 在 4-1 。息信关相的现实路电成化转序程 LDHV 将�息信件条束约和库艺工据根�息信件条束约多诸的合综 化优得获及以�息信库艺工的关相征特件硬路电计设现实终最与得获须必�前合综其对备准并序程 LDHV 受接在器 合综�境环作工的杂复更有具器合综。 �3-1 图见�位地心核是�答 ? 么什是位地的中化动自计设子电在合综 。合综构结或合综图版为称可�件文表 网置配的 AGPF 到换转或�)计设 CISA(示表图版到换转示表门辑逻从)4(。合综辑逻即�示表的)器发触括包(门辑 逻到换转示表级 LTR 从)3(。合综为行即�合综的域构结到域为行从即�)LTR�leveL tropsnarTretsigeR(级输传 器存寄到换转示表法算从)2(。合综言语然自即�示表法算言语 LDHV 到换转言语然自从)1(�答 ?型类些哪有 。程过的配装合组块模的现实体具于便的次 层低为换转统系子电的达表次层能功和为行用将�为示表以可念概的合综中域领计设子电在�答 ?合综是么什 ?么什是位地的中化动自计设子电在合综?型类些哪有?合综是么什 3-l 。计设的构结路电成完式方的优最择选�件条束约 类各的置设先预及以库艺工、库计设据根是而� ”译翻“的式应对一一的械机是不它�性造创和性动能的显明有具 �中程过表网构结路电的体具成化转能功路电的达表)言语述描件硬(LDHV 将在器合综。性立独对相有具�境环件 硬定特何任于赖依不�构结路电的述描能功序程计设 LDHV 足满种这�件文表网构结路电的层底是标目的化转序程 LDHV 将器合综。用利所构结路电件硬的定特其为地动被能只�构结件硬的 UPC 变改能不更�构结件硬表代不码代 器机且并�植移能不而 UPC 种这于限仅码代种这�码代器机的 UPC 定特种某于基成译翻序程件软将器译编�答 ?点特么什有 LDHV�比相言语述描件软与 2-1 。释诠的型典最现实动自与计设动自对及以�计设 CISA 和�统系上片�CoS、术技计设子电件硬软合融机有术技 ADE 是用应的 DLPC 和 AGPF。CISA 程编可或�CI 用专程编可为称被也常通 DLPC 和 AGPF。件器流主的径途一这现 实是 DLPC 和 AGPF�现实和计设的 CISA 路电成集用专成完是标目后最的计设统系子电行进术技 ADE 用利�答 ?系关么什有发开 AGPF 和计设 CISA 与术技 ADE 1-1
EDA技术实用教程课后答案---潘松,黄继业
3-3 给出一个4选1多路选择器的VHDL 描述。
选通控制端有四个输入：S0、S1、S2、S3。
当且仅当S0=0时:Y=A ；S1=0时:Y=B ；S2=0时:Y=C ；S3=0时:Y=D 。
--解：4选1多路选择器VHDL 程序设计。
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux41a ISPORT( A,B,C,D : IN STD_LOGIC; S0,S1,S2,S3 : IN STD_LOGIC; Y : OUT STD_LOGIC); END ENTITY mux41a;ARCHITECTURE one OF mux41a ISSIGNAL S0_3 : STD_LOGIC_VECTOR(3 DOWNTO 0); BEGINS0_3<=S0&S1&S2&S3;y<=A WHEN S0_3="0111" ELSE B WHEN S0_3="1011" ELSE C WHEN S0_3="1101" ELSE D WHEN S0_3="1110" ELSE 'Z';END ARCHITECTURE one;3-4 给出1位全减器的VHDL 描述；最终实现8位全减器。
要求:1)首先设计1位半减器,然后用例化语句将它们连接起来,图4-20中h_suber 是半减器,diff 是输出差(diff=x-y),s_out 是借位输出(s_out=1,x<y),sub_in 是借位输入。
图3-19 1位全加器--解(1.1)：实现1位半减器h_suber(diff=x-y ；s_out=1,x<y) LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL; ENTITY h_suber ISPORT( x,y: IN STD_LOGIC; diff,s_out: OUT STD_LOGIC); END ENTITY h_suber;ARCHITECTURE hs1 OF h_suber IS BEGINDiff <= x XOR (NOT y);xin yina bdiff_out cs_out <= (NOT x) AND y;END ARCHITECTURE hs1;--解(1.2)：采用例化实现图4-20的1位全减器LIBRARY IEEE; --1位二进制全减器顺层设计描述 USE IEEE.STD_LOGIC_1164.ALL; ENTITY f_suber ISPORT(xin,yin,sub_in: IN STD_LOGIC; sub_out,diff_out: OUT STD_LOGIC); END ENTITY f_suber;ARCHITECTURE fs1 OF f_suber ISCOMPONENT h_suber --调用半减器声明语句 PORT(x, y: IN STD_LOGIC; diff,s_out: OUT STD_LOGIC); END COMPONENT;SIGNAL a,b,c: STD_LOGIC; --定义1个信号作为内部的连接线。