异常及中断处理
单片机的中断与异常处理方法
单片机的中断与异常处理方法在单片机的工作过程中，中断和异常处理是非常重要的概念和方法。
它们能够有效地提高单片机的响应能力和灵活性，使其能够应对各种不同的工作需求和问题。
本文将介绍单片机中断的概念、中断的种类以及针对不同中断的处理方法，同时也会探讨单片机异常处理的原理和方法。
一、中断的概念和种类中断是指在一个程序执行的过程中，由于某种特殊的事件发生，导致程序的正常执行被打断，转而去执行一个与当前任务无关的子程序，完成该事件的相应处理。
中断可以分为外部中断和内部中断两种。
1. 外部中断外部中断是指当单片机外部引脚的电平或信号发生变化时，引发中断事件，使单片机停止当前任务的执行，去处理由该外部事件引发的中断服务程序（ISR）。
外部中断常用于与外部设备的交互，如按键输入、传感器检测等。
在编程中，我们可以通过设置中断触发条件和编写相应的中断服务程序来实现对外部中断的处理。
2. 内部中断内部中断是指当单片机内部某个特定的事件发生时，由硬件或软件触发中断请求，并且将控制权交给中断服务程序进行相应的处理。
内部中断的发生可以是由于某个特定条件的满足，如定时器溢出中断、串口接收中断等；也可以是由软件的运行结果触发，如除法溢出中断、地址错误中断等。
不同的内部中断需要通过编程实现相应的中断服务程序。
二、中断的处理方法中断处理是指在中断发生时，单片机通过中断向量表找到相应的中断服务程序，并对中断事件进行处理的过程。
下面将介绍两种常用的中断处理方法。
1. 优先级中断处理优先级中断处理是指对多个中断源按照优先级进行划分和处理的方法。
在单片机的中断系统中，每个中断源都被赋予了一个优先级，高优先级的中断可以打断当前正在执行的低优先级中断，从而增加了中断的响应速度和灵活性。
优先级中断处理需要在编程时设置中断的优先级，并根据不同的中断事件编写相应的中断服务程序。
2. 嵌套中断处理嵌套中断处理是指当一个中断正在执行的过程中，又发生了另一个中断时，将当前中断挂起，转而处理新发生的中断，并在处理完毕后返回原中断继续执行的方法。
Cortex-M4的中断与异常处理
Cortex-M4的中断与异常处理11.4.3异常模式11.4.3.1异常状态不活跃.这种异常是不活跃，不等待。
等待.例外的是等待由处理器处理。
来⾃外设或软件的中断请求可以将相应的中断状态更改为挂起。
活跃。
这种异常是被服务处理器，但还没有完成。
异常处理程序可以中断另⼀个异常处理程序的执⾏。
在这种情况下，两个异常都处于活动状态。
活跃和等待。
该异常服务由处理器和存在来⾃相同源的现⾏异常。
11.4.3.2异常类型重置异常。
重置是⼀种复位调⽤上电或热复位。
这种异常模式将复位作为⼀种特殊形式。
当发⽣复位时，处理器运⾏停⽌，有可能在⼀个指令的任何点。
当复位置为⽆效，重新开始执⾏从向量表中复位⼊⼝的地址。
执⾏是特权执⾏的线程模式。
NMI异常。
⾮屏蔽中断（NMI）可以通过⼀个外设或由软件触发发出信号。
这是最⾼优先级的异常，⽐其他复位都⾼。
它是永久启⽤并拥有-2⼀个固定的优先级。
NMI不能被掩蔽或通过任何其它异常阻⽌激活，也不能被通过⽐复位之外的任何异常抢占。
硬故障的发⽣是由于异常处理期间有错误的异常，或者因为异常不能被任何异常机制管理。
硬故障拥有-1固定的优先级，这意味着他们有更⾼的优先级⽐配置优先级的任何异常。
内存管理故障。
内存管理故障的发⽣是由于内存保护相关的故障异常引起的。
该MPU或固定存储器保护限制决定了该故障指令和数据存储器事务。
该故障⽤来取消指令对不执⾏（XN）存储区域的操作，即使MPU被禁⽤。
总线故障。
总线故障的发⽣是因为⼀个指令或数据存储器事务的存储器相关的故障异常。
这可能是由⼀个总线上的存储器系统中检测到错误。
应⽤故障。
应⽤故障是因为涉及到指令执⾏的故障发⽣了异常，包括：未定义指令；⼀个⾮法的未对齐访问；⽆效状态的指令执⾏；异常返回⼀个错误。
SVCall异常。
系统调⽤（SVC）是由SVC指令触发了异常。
在OS环境，应⽤程序可以使⽤SVC指令来访问OS内核函数和器件驱动。
PendSV异常。
PendSV的是系统级的服务中断驱动的请求。
中断异常处理流程
计算机体系结构中,异常或者中断是处理系统中突发事件的一种机制，几乎所有的处理器都提供这种机制。
异常主要是从处理器被动接受的角度出发的一种描述，指意外操作引起的异常。
而中断则带有向处理器主动申请的意味。
但这两种情况具有一定的共性，都是请求处理器打断正常的程序执行流程,进入特定程序的一种机制。
若无特别说明，对“异常”和“中断”都不作严格的区分。
本文结合经过实际验证的代码对ARM９中断处理流程进行分析，并设计出基于S3Ｃ２４1０芯片的外部中断处理程序。
1.异常中断响应和返回系统运行时，异常可能会随时发生。
当一个异常出现以后，ARM微处理器会执行以下几步操作：1) 将下一条指令的地址存入相应连接寄存器ＬR,以便程序在处理异常返回时能从正确的位置重新开始执行。
2）将ＣPSR复制到相应的SPＳR中。
3）根据异常类型,强制设置CPSR的运行模式位。
4) 强制PC从相关的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。
这些工作是由ＡRM内核完成的,不需要用户程序参与。
异常处理完毕之后，ARM微处理器会执行以下几步操作从异常返回：1）将连接寄存器ＬR的值减去相应的偏移量后送到PC中。
2)将SPSR复制回CPSR中。
3) 若在进入异常处理时设置了中断禁止位,要在此清除。
这些工作必须由用户在中断处理函数中实现。
为保证在ARＭ处理器发生异常时不至于处于未知状态，在应用程序的设计中,首先要进行异常处理。
采用的方式是在异常向量表中的特定位置放置一条跳转指令,跳转到异常处理程序。
当ARＭ处理器发生异常时,程序计数器ＰC会被强制设置为对应的异常向量,从而跳转到异常处理程序。
当异常处理完成以后,返回到主程序继续执行。
可以认为应用程序总是从复位异常处理程序开始执行的,因此复位异常处理程序不需要返回。
2.异常处理程序设计2．1 异常响应流程由于向量表的限制，只能有一条指令B完成3２MＢ范围内的跳转，并不能保证所有的异常处理函数都位于３２MB范围内。
什么是中断处理？
什么是中断处理？中断处理是计算机系统中一个重要的概念，它通过打破程序的正常执行顺序，暂停当前任务，响应一个外部事件或者异常情况，来处理这些事件或者异常。
中断处理的目的是提高系统的响应能力和整体的运行效率，使得系统能够及时响应发生的事件，并且保证计算机能够正常地处理各种异常情况。
中断处理的目的多种多样，可以是外部设备的输入输出、硬件错误、软件异常等。
在计算机系统中，中断可以分为硬件中断和软件中断。
硬件中断主要由外部设备的工作状态发生变化引起，比如键盘输入、鼠标操作等。
而软件中断则是由程序中的特殊指令或者软件异常引起的。
中断处理的流程一般包括中断响应、中断服务和中断返回三个主要步骤。
中断响应是指当系统接收到中断请求信号时，暂停当前任务，保存当前状态，切换到中断服务程序的执行。
中断服务则是对中断事件或异常进行相应的处理，可能需要读取或写入设备数据、进行错误处理等。
中断返回则是指将中断处理完毕后的计算机状态恢复到原来的状态，继续执行原来的任务。
中断处理的优点在于它能够及时地响应外部事件和异常情况，并且能够在不干扰其他任务的情况下进行处理。
中断处理使得计算机系统具有更高的灵活性和可靠性。
同时，中断处理也带来了一些挑战，比如中断优先级的管理、中断嵌套的处理等。
总结起来，中断处理是计算机系统中的一个重要概念，通过打破程序的正常执行顺序，响应外部事件和异常情况，来实现系统的高效运行和灵活性。
中断处理涉及到中断响应、中断服务和中断返回等多个步骤，并且需要管理中断的优先级和处理中断嵌套的情况。
中断处理在计算机系统中扮演着重要角色，对系统的性能和可靠性有着重要影响。
关于中断和异常的一些理解
关于中断和异常的⼀些理解中断中断（硬件中断）是cpu为了响应外部突发事件⽽引⼊的⼀种机制。
在没有中断机制之前cpu需要频繁查询外部设备的状态来与外部设备进⾏通信，⽽有了中断机制后，只有当外部设备要求cpu进⾏处理时cpu才会与其进⾏通信，这就⼤⼤提⾼了cpu的效率。
中断分类可屏蔽中断可屏蔽中断是为了使在执⾏某些任务时系统不希望被打断，所以需要把⼀些中断进⾏屏蔽。
可屏蔽中断请求信号通常是通过CPU的INTR引脚发给CPU的，可以通过CLI 指令把标志寄存器的IF位置零从⽽把可屏蔽信号屏蔽。
不可屏蔽中断不可屏蔽中断是为了处理某些特殊情况。
不可屏蔽中断请求信号是通过CPU的NMI引脚发给CPU的，这时即便使⽤了CLI指令把标志寄存器的IF位置零了也⽆法屏蔽这些中断请求信号，CPU依然需要暂停去执⾏相应的中断处理例程。
异常异常（有的书上也将其称为软中断，即内部中断）是指程序在执⾏过程中形成了某些预先设定的情景，即发⽣某些特定的异常然后cpu会去执⾏相应的异常处理程序。
因为异常有时被认为是软中断，⼜因为异常不基于硬件（也就是不依靠标志寄存器的IF位），所以所有的异常都属于不可屏蔽的中断。
异常分类错误类异常错误类异常⼀般是可以在异常处理后回到发⽣异常的地⽅继续执⾏的，也就是说eip指令指针还会指向引发异常的那条指令。
例如硬件执⾏断点引发的异常，在异常处理后依然会执⾏引发异常的那条指令，如果你不处理他就会⼀直循环引发异常⽆法往下继续运⾏。
陷阱类异常陷阱类异常⼀般是在执⾏完某条指令后引发的异常，因此当发⽣异常时eip指令指针寄存器已经指向引发异常的下⼀条指令。
但是也有⼀些特殊情况，如int3引发的断点异常就时陷阱类异常，但是系统为了⽀持调试会让异常处理程序令eip-1使其⼜指向引发异常的那条指令。
中⽌类异常中⽌类异常⼀般是发⽣了⼀些严重的错误，系统⽆法令程序恢复执⾏只能结束运⾏。
中断和异常的关系有时我们把中断和异常混为⼀谈，会把异常称之为软中断（内部中段）。
操作系统的中断处理与异常处理机制
操作系统的中断处理与异常处理机制在计算机系统中，操作系统是一个管理和协调系统资源的软件，中断处理和异常处理是操作系统的核心功能之一。
中断处理和异常处理机制使得操作系统能够及时响应硬件设备或软件程序的请求，并采取相应的措施进行处理，保证系统的稳定性和可靠性。
本文将详细介绍操作系统的中断处理与异常处理机制。
一、中断处理机制中断是指在计算机系统运行过程中，某个硬件设备或者软件程序发出的一种请求，通过打断正常的程序执行流程，通知操作系统去处理该请求。
中断可以分为硬件中断和软件中断两类。
1. 硬件中断硬件中断是由硬件设备发生的一种中断事件，比如外设设备的输入输出操作，时钟中断等。
当硬件设备发生中断事件后，会向处理器发送一个中断信号，处理器暂停当前的执行任务，保存当前的上下文信息，并转入中断处理程序来处理中断事件。
中断处理程序会根据中断类型来执行相应的操作，比如读取输入设备的数据，将数据写入输出设备等。
处理完中断事件后，处理器会恢复之前被中断的任务继续执行。
2. 软件中断软件中断是由软件程序主动触发的一种中断事件，也称为系统调用。
软件中断通常由用户态程序调用系统库函数来完成，通过系统调用指令将自己的执行权限转交给操作系统，由操作系统代为执行相应的操作。
常见的软件中断包括文件读写操作、进程创建与销毁等系统调用。
中断处理机制的优点在于能够及时响应外部设备和软件程序的请求，提高了系统的实时性和处理能力。
同时，使用中断处理机制可以实现很多复杂的功能，比如多任务处理、设备驱动程序等。
二、异常处理机制异常是指在程序执行过程中出现的一种非正常情况，例如非法指令、除数为零等。
异常处理机制能够捕捉这些异常事件并进行相应的处理。
异常处理机制主要分为硬件异常和软件异常两类。
1. 硬件异常硬件异常指的是由硬件设备产生的异常事件，如页错误、越界访问等。
当硬件设备检测到异常事件后，会向处理器发送一个异常信号，处理器会中断当前任务的执行，并把当前的上下文信息保存起来，然后转入异常处理程序去处理异常事件。
简述异常与中断处理的一般流程
简述异常与中断处理的一般流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!1. 异常或中断发生：当异常或中断事件发生时，硬件会自动将相关信息保存到特定的寄存器中，例如程序计数器（PC）、栈指针（SP）等。
操作系统中的中断与异常处理机制
操作系统中的中断与异常处理机制在计算机系统中，操作系统起着至关重要的作用，它负责管理和控制计算机的资源，并提供给用户一个友好和高效的界面。
而在操作系统中，中断与异常处理机制是其中的重要组成部分。
一、什么是中断与异常处理机制中断与异常处理机制是操作系统用来响应特定事件或异常情况的方式。
当计算机系统发生某些事件，例如硬件故障、外部设备的请求等，操作系统会立即停止正在执行的任务，转而处理该事件。
在这种情况下，中断与异常处理机制起到了极为重要的作用。
二、中断与异常的区别尽管中断和异常都能够引发操作系统的响应，但两者之间存在一些区别。
1. 中断：中断是由外部设备发起的，例如键盘输入、鼠标点击等。
当外部设备需要与操作系统进行交互时，它会发出中断信号，这时操作系统会中断当前任务的执行，转而响应中断事件。
中断是一种在程序执行时突然发生的外部事件，需要处理器立即中断正在执行的任务并执行相应的中断处理程序。
2. 异常：异常是由程序内部产生的事件，也称为软中断。
当程序运行过程中出现错误、非法操作或者某些特殊事件时，会触发异常。
操作系统会根据异常的类型和优先级来处理该异常，进而采取相应的行动，例如打印错误信息、终止程序执行，或者进行异常处理。
三、中断与异常的处理流程中断与异常处理机制的处理流程如下：1. 中断发生：当外部设备产生中断信号时，处理器会暂停当前任务的执行，并将控制权交给操作系统。
2. 中断处理程序：操作系统会根据中断类型调用对应的中断处理程序。
中断处理程序会执行与中断相关的操作，例如获取键盘输入、响应鼠标事件等。
3. 中断处理完成：中断处理程序执行完毕后，操作系统会将控制权重新交还给之前的任务，使其继续执行。
4. 异常发生：在程序执行过程中，如果出现错误、非法操作或其他特殊事件，会触发异常。
5. 异常处理程序：操作系统会根据异常类型和优先级调用相应的异常处理程序。
异常处理程序会处理异常情况，例如打印错误信息、修复错误、终止程序执行等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一．ARM异常中断处理概述1、中断的概念中断是一个过程，是CPU在执行当前程序的过程中因硬件或软件的原因插入了另一段程序运行的过程。
因硬件原因引起的中断过程的出现是不可预测的，即随机的，而软中断是事先安排的。
2、中断源的概念我们把可以引起中断的信号源称之为中断源。
3、中断优先级的概念ARM处理器中有7种类型的异常，按优先级从高到低的排列如下：复位异常（Reset）、数据异常（Data Abort）、快速中断异常（FIQ）、外部中断异常（IRQ）、预取异常（Prefetch Abort）、软件中断(SWI)和未定义指令异常（Undefined instruction）二．ARM体系异常种类下面是ARM的7种异常当异常发生时，处理器会把PC设置为一个特定的存储器地址。
这一地址放在被称为向量表（vector table）的特定地址范围内。
向量表的入口是一些跳转指令，跳转到专门处理某个异常或中断的子程序。
当异常产生时, ARM core:拷贝CPSR 到SPSR_<mode>设置适当的CPSR 位：改变处理器状态进入ARM 状态改变处理器模式进入相应的异常模式设置中断禁止位禁止相应中断(如果需要)保存返回地址到LR_<mode>设置PC 为相应的异常向量返回时, 异常处理需要:从SPSR_<mode>恢复CPSR从LR_<mode>恢复PCNote:这些操作只能在ARM 态执行.当异常发生时，分组寄存器r14和SPSR用于保存处理器状态，操作伪指令如下。
R14_<exception_mode> = return linkSPSR_<exception_mode> = CPSRCPSR[4∶0] = exception mode numberCPSR[5] = 0 /*进入ARM状态*/If <exception_mode> = = reset or FIQ thenCPSR[6] = 1 /*屏蔽快速中断FIQ*/CPSR[7] = 1 /*屏蔽外部中断IRQ*/PC = exception vector address异常返回时，SPSR内容恢复到CPSR，连接寄存器r14的内容恢复到程序计数器PC。
注：cortex-A8系统中支持通过设置CP15的c12寄存器将异常向量表的首地址设置在任意地址。
例如：mcr p15, 0, r0, c12, c0, 01．复位异常当处理器的复位引脚有效时，系统产生复位异常中断，程序跳转到复位异常中断处理程序处执行。
复位异常中断通常用在下面两种情况下。
系统上电。
系统复位。
当复位异常时，系统执行下列伪操作：R14_svc = UNPREDICTABLE valueSPSR_svc = UNPREDICTABLE valueCPSR[4∶0] = 0b10011 /*进入特权模式*/CPSR[5] = 0 /*处理器进入ARM状态*/CPSR[6] = 1 /*禁止快速中断*/CPSR[7] = 1 /*禁止外设中断*/If high vectors configured thenPC = 0xffff0000ElsePC = 0x00000000复位异常中断处理程序的主要功能：∙设置异常中断向量表。
∙初始化数据栈和寄存器。
∙初始化存储系统，如系统中的MMU等。
∙初始化关键的I/O设备。
∙使能中断。
∙处理器切换到合适的模式。
∙初始化C变量，跳转到应用程序执行。
2．未定义指令异常当ARM处理器执行协处理器指令时，它必须等待一个外部协处理器应答后，才能真正执行这条指令。
若协处理器没有相应，则发生未定义指令异常当未定义异常发生时，系统执行下列的伪操作：r14_und = address of next instruction after the undefined instructionSPSR_und = CPSRCPSR[4∶0] = 0b11011 /*进入未定义指令模式*/CPSR[5] = 0 /*处理器进入ARM状态*//*CPSR[6]保持不变*/CPSR[7] = 1 /*禁止外设中断*/If high vectors configured thenPC = 0xffff0004ElsePC = 0x000000043．软中断SWI软中断异常发生时，处理器进入特权模式，执行一些特权模式下的操作系统功能。
软中断异常发生时，处理器执行下列伪操作。
r14_svc = address of next instruction after the SWI instructionSPSR_und = CPSRCPSR[4∶0] = 0b10011 /*进入特权模式*/CPSR[5] = 0 /*处理器进入ARM状态*//*CPSR[6]保持不变*/CPSR[7] = 1 /*禁止外设中断*/If high vectors configured thenPC = 0xffff0008ElsePC = 0x000000084．预取指令异常预取指令异常是由系统存储器报告的。
当处理器试图去取一条被标记为预取无效的指令时，发生预取异常。
如果系统中不包含MMU时，指令预取异常中断处理程序只是简单地报告错误并退出。
若包含MMU，引起异常的指令的物理地址被存储到内存中。
预取异常发生时，处理器执行下列伪操作：r14_svc = address of the aborted instruction + 4SPSR_und = CPSRCPSR[4∶0] = 0b10111 /*进入特权模式*/CPSR[5] = 0 /*处理器进入ARM状态*//*CPSR[6]保持不变*/CPSR[7] = 1 /*禁止外设中断*/If high vectors configured thenPC = 0xffff000CElsePC = 0x0000000C5．数据访问中止异常数据访问中止异常是由存储器发出数据中止信号，它由存储器访问指令Load/Store产生。
当数据访问指令的目标地址不存在或者该地址不允许当前指令访问时，处理器产生数据访问中止异常。
当数据访问中止异常发生时，处理器执行下列伪操作。
r14_abt = address of the aborted instruction + 8SPSR_abt = CPSRCPSR[4∶0] = 0b10111CPSR[5] = 0/*CPSR[6]保持不变*/CPSR[7] = 1 /*禁止外设中断*/If high vectors configured thenPC = 0xffff000C10ElsePC = 0x00000010当数据访问中止异常发生时，寄存器的值将根据以下规则进行修改：①返回地址寄存器r14的值只与发生数据异常的指令地址有关，与PC值无关②如果指令中没有指定基址寄存器回写，则基址寄存器的值不变③如果指令中指定了基址寄存器回写，则寄存器的值和具体芯片的Abort Models有关，由芯片的生产商指定④如果指令只加载一个通用寄存器的值，则通用寄存器的值不变⑤如果是批量加载指令，则寄存器中的值是不可预知的值⑥如果指令加载协处理器寄存器的值，则被加载寄存器的值不可预知6．外部中断IRQ当处理器的外部中断请求引脚有效，而且CPSR寄存器的I控制位被清除时，处理器产生外部中断IRQ异常。
系统中各外部设备通常通过该异常中断请求处理器服务。
当外部中断IRQ发生时，处理器执行下列伪操作。
r14_irq = address of next instruction to be executed + 4SPSR_irq = CPSRCPSR[4∶0] = 0b10010 /*进入特权模式*/CPSR[5] = 0 /*处理器进入ARM状态*//*CPSR[6]保持不变*/CPSR[7] = 1 /*禁止外设中断*/If high vectors configured thenPC = 0xffff0018ElsePC = 0x000000187．快速中断FIQ当处理器的快速中断请求引脚有效且CPSR寄存器的F控制位被清除时，处理器产生快速中断请求FIQ异常。
当快速中断异常发生时，处理器执行下列伪操作。
r14_fiq = address of next instruction to be executed + 4SPSR_fiq = CPSRCPSR[4∶0] = 0b10001 /*进入FIQ模式*/CPSR[5] = 0CPSR[6] = 1CPSR[7] = 1If high vectors configured thenPC= 0xffff001cElsePC = 0x0000001c三．ARM异常的优先级四．ARM 处理器模式和异常ARM处理器异常及其对应的模式：每一种异常都会导致内核进入一种特定的模式。
也可以通过编程改变CPSR，进入任何一种ARM处理器模式。
注：用户模式和系统模式是仅有的不可以通过异常进入的两种模式，也就是说，要进入这两张模式必须通过编程改变CPSR五．ARM 异常响应和处理程序返回1.中断响应的概念中断响应大致可以分为以下几个步骤：1、保护断点，即保存下一将要执行的指令的地址，就是把这个地址送入堆栈。
Sub lr, lr, #4Stmfd sp!, {r0-r12, lr}2、寻找中断入口，根据不同的中断源所产生的中断，查找不同的入口地址。
Bl c_irq_handler3、执行中断处理程序。
可以写在main函数中4、中断返回：执行完中断指令后，就从中断处返回到主程序，继续执行。
Ldmfd sp!, {r0-r12, pc}^2.ARM异常响应流程1.判断处理状态2.向量表跳转指令B的跳转范围为±32MB，但很多情况下不能保证所有的异常处理函数都定位在向量的32MB范围内，需要更大范围的跳转，而且由于向量表空间的限制，只能由一条指令完成。
具体实现方法有下面两种。
（1）MOV PC，＃imme_value 这种办法将目标地址直接赋值给PC。
但这种方法受格式限制不能处理任意立即数。
这个立即数由一个8位数值循环右移偶数位得到。
（2）LDR PC，[PC+offset] 把目标地址先存储在某一个合适的地址空间，然后把这个存储器单元的32位数据传送给PC来实现跳转。
这种方法对目标地址值没有要求。
但是存储目标地址的存储器单元必须在当前指令的±4KB空间范围内。
注意：在计算指令中引用offset数值的时候，要考虑处理器流水线中指令预取对PC值的影响。
3.从异常处理程序中返回1．恢复被中断程序的处理器状态PC和CPSR的恢复可以通过一条指令来实现，下面是3个例子。