微处理器的原理及应用

8086/8088 总线 控制电路
外部总线
标志寄存器
8088
执行单元(EU)
BIU负责执行所有的 8086 “外部总线”操作 总线接口单元(BIU)
3.1 8086/8088内部结构
总线接口部件(BIU- Bus Interface Unit)
取指令：当指令队列缓冲器不满时且总线空闲时，取指令 到队列缓冲器，且IPIP+1。 与微处理器外部总线连接，负责与存储器、I/O接口进行联 络，存取指令、操作数、回送运算结果等。 利用∑将段地址寄存器的内容左移4位与有效地址EA（逻辑 地址）相加得出20位物理地址。
80
8) 浮点运算单元
高速缓存
8KB数据
32 32 32
TLB
3.1 8086/8088内部结构 2.编程结构
AH BH CH DH AL BL CL DL SP BP SI DI AX BX
CX
DX
数据寄存器 通用 寄存器 指针寄存器
8086 内部 寄存 器的 组成
堆栈指针 基数指针 源变址 目的变址 指令指针 状态标志 代码段 数据段 堆栈段
计算机硬件技术基础
第三章 微处理器基本组成与应用
学时：6学时
本章主要内容
1 2 3 4 3
8086/8088内部结构 8086/8088存储器组织 8086/8088外部引脚与系统配置 8086/8088基本时序
计算机硬件技术基础
3.1 8086/8088内部结构 1.内部结构
8086是全16位微处理器,内、外数据总线都为16位; 8088 是准16位微处理器,内数据总线为16位,外数据总线为8位。 8086/8088除了外数据总线位数及与此相关的部分逻辑稍 有差别外,内部结构和基本性能相同,指令系统完全兼容。 在8086/8088的设计中，引入了两个重要的结构概念：
指令流水线 存储器分段
数据总线和地址总线的低16位/低8位分时复用。
计算机硬件技术基础
3.1 8086/8088 内部结构 地址加法器负责
地址变换，提供 8086/8088内部结构 访存的物理地址
通用寄存器
AX BX CX DX AH AL BH BL CH CL DH DL SP BP DI SI
执行部件(EU- Execution Unit)
负责指令的译码执行，进行算术逻辑运算，包括对通用寄存 器、ALU和FR进行管理和控制 从BIU取得指令和数据，向BIU提供地址和数据，计算有效 地址 EU只与外总线中的控制总线有联系，与外总线的数据总线 和地址总线是隔绝的。
计算机硬件技术基础
3.1 8086/8088内部结构
3.1 8086/8088内部结构
指令队列的存在使EU和BIU并行工作,取指令和分析、 执行指令操作可重叠进行，形成了两级指令流水线结构， 减少了CPU等待时间，提高了CPU的利用率，加快了整 机运行速度，降低了对存储器存取速度的要求。
BIU
取指令1 取指令2 取数据1 取指令3 存结果1 取指令4 取指令5 …
变址寄存器
IP
PSW H CS DS SS ES PSW L
指针 APIC 控制 94个字节的指令代码。 总线 线和浮点单元。
32 32 32
1) 总线接口单元 Pentium内部结构 2) 整数执行单元 主要用于管理访问外部 由“U”和“V”两条指 存储器和 I/O端口必须 6)地址转换与存储管理单元 Pentium 的地址转换与存储管 预取 TLB 令流水线构成超标量流水 8KB 指令 分支目标 的地址、数据和控制总 理单元与 80386/80486 保持完 高速缓存 缓冲器 地址 线结构，其中每条流水线 线，完成预取指令、读 全兼容，由分段和分页部件 DP 都有自己的ALU、 地址生 逻辑 指令 /写数据等总线操作。 组成。Pentium 除继续支持 7)独立的指令 Cache和 指令预取单元 控制
EU
等待
译码1
执行1
ቤተ መጻሕፍቲ ባይዱ
译码2
执行2
译码3
…
8086/8088的指令“流水”操作
计算机硬件技术基础
控制
成逻辑和Cache接口。 指令译码单元 数据Cache ROM 4KB大小的页面外，还允许使 64位 分支检验 Pentium 片内有两个 与目标地址 用高达4MB 的页面，从而减少 数据 总线 控制单元 3)预取缓冲单元 8KB的超高速缓存器， 了页面切换的频率，并加快 地址 总线 4) 指令译码单元 32位地 一个是指令Cache，一 预取缓冲单元在总线接 了某些应用程序的执行。 转换 地址生成 地址生成 址总线 浮点单元 将预取的指令译成 Pentium 可 个是数据Cache。指令 单元 与 口单元空闲时，负责提 U流水线 V流水线 控制 控制 5) 控制单元 以执行的控制信号并送控制 和数据分别使用不同的 存储 前去内存或指令Cache预 寄存器组 整数寄存器组 Cache，使Pentium中数 管理 负责解释来自指令译码 单元。对绝大多数指令来 取指令。其指令预取缓 加法 ALU ALU 单元 ROM 据和指令的存取减少了 64位数 64 微处理器可以做到 说,Pentium 单元的指令字和控制 U流水线 V流水线 除法 32 冲器在前一条指令执行 据总线 冲突，提高了性能。 每个时钟周期以并行方式完 桶形移位器 的微代码。控制部件的输 数据 32 位 乘法 结束之前可以预取多达 成两条指令的译码操作。 80 地址 出直接控制两条指令流水
指令流水线
非流水线操作 8085 流水线操作 8086 取指令1 执行指令1 取指令2 执行指令2
取指令1
执行指令1 取指令2 执行指令2 取指令3 执行指令3 t3 t4
t0
t1
t2
t
在t0～t4时间间隔中，8085执行了2条指令。
在t0～t4时间间隔中，理想情况下 ，8086可执行3条指令。
计算机硬件技术基础
20位 AB
∑
指针寄存器
EU负责分析 变址寄存器 和执行指令
ALU DB
累加器 基址寄存器 计数寄存器 数据寄存器 堆栈指针 基址指针 目的变址 源变址
16位
地址加法器
DB 8088:8位
CS DS SS ES IP
8086:16位
指令指针 内部暂存器
运算暂存器 指令队列
ALU
EU 控制电路
8位
1 2 3 4 5 6