03级计算机组成原理本科期末试题A带答案(史岚)

1

东北大学考试试卷（A 卷答案）

2004—2005 学年第 1 学期

课程名称：计算机组成原理 ┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄

总分 一 二 三 四 五 六 七 学 院

班 级

学 号

姓 名

…

…

……

…

○

……………密……………○……………封……………○……

…

…

线…………

…

…

…

…

…………

1． 冯·诺依曼机体系结构的主要思想是（ ）概念。 存储程序（并顺序执行） 2． 为表示无符号数值0～128需要（ ）个二进制位。 8 3． 设寄存器位数为8位，机器数采用补码形式（含1位符号位）。对应于十进制数–27，寄存器内容为（ ）H 。 E5 4． 三级存储系统是指（ ）这三级。 Cache （高缓）-主存-辅存（外存） 5． 建立高速缓冲存储器的理论依据是（ ）。

程序运行的局部性原理 6． 硬布线控制器设计的基本思想是：某一微操作控制信号是指令译码输出、 （ ）信号、状态条件（反馈）信号的函数。

时序 7． 寄存器IR 的作用是（ ）。 存放当前执行的指令 8． 在微程序控制器中，时序信号常采用（ ）的二级体制。 节拍（电位）-脉冲 9． 为实现中断，保护断点和现场一般使用（ ）。 堆栈 10． 中断向量是指（ ）。 中断服务程序的入口地址（中断服务程序的PC 及其PSW 内容） 1． 浮点数用规格化形式表示是为了扩大数值的表示范围。（ 错 ） 2． 多体交叉存储器主要解决的问题是扩充主存储器的容量。（ 错 ） 3． EEPROM 是允许用电擦除后重写的只读存储器。（ 对 ） 4． 在取指令操作完成后，程序计数器PC 中存放的是下一条顺序执行的指

令的地址。（ 对 ）

5． 控制存储器用来存放微程序和数据。（ 错 ） 6． 中断系统是由软硬件结合实现的。（ 对 ） 7． Cache 与主存统一编址，即主存空间的某一部分属于Cache 。（错 ） 8． 取指令操作不受指令的操作码控制。（ 对 ） 9． 双端口存储器之所以能高速读写，是因为采用了流水技术。（ 错 ） 10． 因为DRAM 是破坏性读出，必须不断地刷新。（ 错 ）

一、（10分）填空题（答案请勿直接写在每小题的括号里，请答在本题下面空白处。每空1分） 二、（10分）判断题（在每小题后的括号内答“对”或“错”。每小题1分）

三、（20分）简要回答下列问题

2．（5分）比较SRAM芯片与DRAM芯片的主要异同点。

答：DRAM芯片与SRAM芯片相同之处——都有存储体、地址译码驱动系统、I/O和读写控制电路几个部分作为芯片构成；

DRAM芯片与SRAM芯片不同之处——

（1）增加了刷新控制电路

（2）地址引脚复用——减少引线：

由RAS*和CAS*分时选择地址并锁存到芯片中；（3）一般没有CS*信号；代之以RAS*和CAS*；（4）在×1（例：16K ×1、256K×1等）的DRAM芯片中，数据线D常分为两个引脚：Din和Dout。

3．（5分）指令和数据都在内存中，计算机如何区分某次访问内存取出的是指令还是数据？

答：主要由时序信号来区分——取指令机器周期取出来的是指令，而执行周期（其他机器周期）访存取出来的是数据。

进一步说，取出来的内容若送往控制器，则为指令；若送往执行部件则为数据。

4．（5分）在微程序控制器中微程序计数器（μPC）可以用有计数功能（加1）的微地址寄存器（μAR）来代替。试问，程序计数器（PC）是否可以用有计数功能（加1）的存储器地址寄存器（MAR）来代替？为什么？

答：不可以。原因是：MAR除了存放指令地址外还用来存放数据地址；而微程序控制器中的μPC或μAR只是用来存放微指令的地址。

1．（5分）什么是“中断响应”？中断周期完成的主

要操作有哪些？

答：处理器从发现中断请求、终止现运行程序到

调出中断服务程序的过程称为中断响应。

中断周期完成的主要操作：关中断，保护断

点（PC和PSWR的内容入栈）和找到中断源（装

入新的PC和PSWR）。

2

3

五、（15分）某CPU 提供16条地址线（A 15～A 0）、8条数据线（D 7～D 0）及R/W 控制信号（高电平为读，低电平为写）。目前要为该机配8KB 主存，其中4KB 为ROM ，占据最低地址区，采用2K×8位的EPROM 芯片构成；另外4KB 为RAM ，采用4K×2位的SRAM 芯片构成，占据以4000H 为起始地址的连续区域。问：

（1）需要已知的EPROM 芯片和SRAM 芯片各多少片？写出各芯片的二进制地址范围；

（2）画出包括片选逻辑在内的CPU 与存储器之间的连接图（译码器、门电路自定）。 解答：

（1） 需要已知的EPROM 为2片，SRAM 为4片；各芯片的二进制地址

范围如下所示：

A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0

第1片EPROM 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 ┇ ┇ ┇ ┇ ┇

0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 第2片EPROM 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 ┇ ┇ ┇ ┇ ┇

0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 第1片~第4片SRAM （并联）的地址范围 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0

┇ ┇ ┇ ┇

0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1

四、（12分）一个组相联Cache 由64个存储块组成，主存由8192个存储块组成；每组包含4个块，每块由32个字组成，存储器按字编址。要求：

（1）求主存地址有多少位？Cache 地址有多少位？其地址映射是几路组相联？

（

2）计算主存地址格式中，区号、组号、组内块号和块内地址字段的位数各是多少。 解答：

（1）主存地址为18位，Cache 地址为11位，其地址映射为4路组相联。

（2）区号 组号 组内块号 块内地址 7位 4位 2位 5位

解答：（2）

图略（不唯一）