第三章_组合逻辑电路
第三章 组合逻辑电路
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
组合逻辑电路的分析和设计方法
数字电路与 系统设计
第三章 组合逻辑电路
自动化学院应用电子教学中心
1
第三章 组合逻辑电路
3.1 概述
3.2 组合逻辑电路分析 3.3 组合逻辑电路设计 3.4 典型组合逻辑电路
自动化学院应用电子教学中心
2
3.1 概述
1. 组合逻辑电路的描述
Y1 f1 ( X 1 , X 2 , Y2 f 2 (X 1 ,X 2 , Ym f m ( X 1 , X 2 ,
图3.4.2 8线–3线编码器的逻辑图
自动化学院应用电子教学中心
19
②优先编码器 特点：允许同时输入两个以上的编码信号，但只对 其中优先权最高的一个进行编码。
8线-3线编码器
表3.4.2 8线-3线优先编码器的真值表
自动化学院应用电子教学中心
20
②优先编码器
8线-3线优先编码器 （设I7优先权最高…I0优先权最低） 优先编码器的逻辑表达式：
分析因果关系，确定输入/输出变量
定义逻辑状态（即赋逻辑状态值）
（2）列写真值表 （3）写出函数表达式，并根据器件类型化简 （4）画逻辑图
电路第03章 组合电路的分析与设计
0 0 0 1 1 ＝0 0 0 1 1 • 0 1 1 1 1
10 0 0 1
10 0 1 1 11 0 0 1
F
F1 A
F2 BC
F F1 F2 A BC
AB AC
注: 为使阻塞圈所代表的积项中各变量不再具有非的形式， 阻塞圈也应该围绕1重心来圈。
版权：孙文生
版权：孙文生
2. 用阻塞逻辑设计三级与非电路
解: 将函数填入卡诺图
AB CD
00
01
11
10
00 1 1
01 1 1 1 1
11
1
10 1
11
采用阻塞法化简逻辑函数
F 1 ACD BC AD BC AC CD
ACD BC AD BC AC CD
版权：孙文生
用阻塞逻辑设计三级与非电路
版权：孙文生
【应求】
例: 输入只有原变量，用最少的三级与非门实现下列函数 F(A, B,C, D) M (3,6,7,8,12,15)
1
01 1 1
1
11
11
10
11
F
(2) 求最简与或式，并变换
F A C AC AB A C AC AB A C AC AB
(3) 画出逻辑图
版权：孙文生
版权：孙文生
3.3.2 逻辑函数的两级门实现
2. 两级或非门电路的实现
求出函数的最简或与式; 对函数两次取反，再运用反演率，变成或非-或非式；
版权：孙文生
当需要用原变量标注时，在化简时应围绕1重心来圈。
版权：孙文生
积项的阻塞逻辑
阻塞逻辑:
乘积项可以用被扣除的最小项的反乘之，使积项受其控制，其 逻辑关系保持不变。
第三章 组合逻辑电路PPT课件
10
3 、 “与或非” 门
"与或非"门也是一种通用门。
仅当每一个“与项”均为0时，才能使F为1， 否则F为0。
11
4、" 异或 " 门
“ 异或 ” 运算是一种特殊的逻辑运算 , 用符号 表示.
变量A、B取值相同，F为0；变量A、B取值相异，F为1。
24
25
3.3组合逻辑电路的分析
分析的任务：根据给定的组合电路，写出逻辑函数表 达式，并以此来描述它的逻辑功能，确定输入与输出 的关系，必要时对其设计的合理性进行评定。
分析的一般步骤： 第一步： 写出给定组合电路的逻辑函数表达式 第二步： 化简逻辑函数表达式 第三步： 根据化简的结果列出真值表 第四步： 功能评述
“ 同或 ” 运算用符号 表示， 逻辑表达式为：
变量A、B取值相同，F为1；变量A、B取值相异，F为0。
由于同或实际上是异或之非，所以实际应用中通常 用异或门加非门实现同或运算。
12
3.2逻辑函数的实现
函数的表现形式和实际的逻辑电路之间有着对 应的关系，而实际逻辑电路大量使用 “ 与 非 ” 门、 “ 或非 ” 门、 “ 与或非 ” 门 等。
1、“ 与非 ” 门
使用 “ 与非 ” 门可以实现 “ 与 ” 、 “ 或 ” 、 “ 非 ”3 种基本运算 , 并可构 成任何逻辑电路 , 故称为通用逻辑门。
只要变量有一个为0，则函数F为1；仅当变 量全部为1时，函数F为0。
9
2、 “ 或非 ” 门
只要变量中有一个为1，则函数F为0；仅当变 量全部为0时，函数F为1。
闭合 不闭合
闭合 闭合
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第3章-组合逻辑电路
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
组合逻辑电路
第三章组合逻辑电路基本知识点*组合逻辑电路的特点*组合逻辑电路功能的表示方法及相互转换*组合逻辑电路的分析方法和设计方法*常用集成组合逻辑电路的逻辑功能、使用方法和应用举例*组合逻辑电路中的竞争–冒险现象及消除竞争–冒险现象的常用方法3.1概述在数字电路中根据逻辑功能的不同特点，可将其分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。
组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出状态仅取决于该时刻的输入状态，与电路原来的状态无关。
在电路结构上的特点是：它是由各种门电路组成的，而且只有从输入到输出的通路，没有从输出到输入的反馈回路。
由于组合逻辑电路的输出状态与电路的原来状态无关，所以组合逻辑电路是一种无记忆功能的电路。
由此可知第二章中介绍的各种门电路都属于组合逻辑电路。
描述一个组合逻辑电路逻辑功能的方法很多，通常有：逻辑函数表达式、真值表、逻辑图、卡诺图、波形图五种。
它们各有特点，又相互联系，还可以相互转换。
3. 2逻辑功能各种表示方法的特点及其相互转换一、逻辑功能各种表示方法的特点1、逻辑函数表达式逻辑表达式是用与、或、非等基本运算来表示输入变量和输出函数因果关系的逻辑代数式。
其特点是形式简单、书写方便，便于进行运算和转换。
但表达式形式不唯一。
2、真值表真值表是根据给定的逻辑问题，把输入变量的各种取值的组合和对应的输出函数值排列成表格。
其特点是：直观、明了，可直接看出输入变量与输出函数各种取值之间的一一对应关系。
真值表具有唯一性。
3、逻辑图逻辑图是用若干基本逻辑符号连接成的电路图。
其特点是：与实际使用的器件有着对应关系，比较接近于实际的电路，但它只反映电路的逻辑功能而不反映电气参数和性能。
同一种逻辑功能可以用多种逻辑图实现，它不具备唯一性。
4、卡诺图卡诺图是按相邻性原则排列的最小项的方格图。
它实际上是真值表的特定的图示形式。
其特点是在化简逻辑函数时比较直观容易掌握。
卡诺图具有唯一性，但化简后的逻辑表达式不是唯一的。
组合逻辑电路
由上，可作出相应的电路， 如右图所示。
2. 二—十进制优先编码器 若某优先编码器具有的逻辑功能为：将 I1 ~ I9 九个输入信号分别编
1. 依据实际逻辑问题的因果关系，进行逻辑抽象，列出逻辑真值表； 2. 写出相应的逻辑函数式（逻辑表达式）； 3. 化间或变换逻辑函数式（逻辑表达式）； 4. 画出逻辑电路图 ； 5. 判别和消除冒险现象。
注意：逻辑函数经过化简，最简的逻辑函数表达式可能具有多样 性，根据这些表达式构成的逻辑电路的形式也具有多样性。这是由于在 简化过程中采用不同的合并项得来的。电路的逻辑功能不因为电路的表 达形式不同而不同，这也为逻辑设计的方案选择提供了灵活性。
3.1 概述
一. 组合逻辑电路的特点 逻辑电路的分类： 依据逻辑功能的特点，逻辑电路可分为组合逻辑电路和时序逻辑电路 两大类。 组合逻辑电路： 组合逻辑电路的输出信号仅取决于该时刻的输入信号状态的组合， 而与电路原来所处的状态无关 。
相应地，在电路结构上： （1）输入输出间不必提供反馈延迟通路， （2）电路中不包含记忆元件。
不利用约束条件，依真值表，可写出相应 的逻辑函数式
利用约束条件，即输入 变量取值的组合仅为真值 表中列出的8种状态，则 可得逻辑函数式
依
可作出由三个或门构成的编码 器电路。
二、优先编码器 优先编码器的特点：允许同时输入两个及两个以上编码信号，但对所
有输入信号按优先顺序排队，当几个输入信号同时出现时，只对其中优 先权最高的一个进行编码。
（2）依优先顺序，第一片无编码输入信号时，才对第二片的编码输入信 号进行编码，因此，可用第一片的输出 YS作第二片的选通输入信号 S。 （3）四位码的最高位采用第一片的扩展输出信号 YEX。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第3章组合逻辑电路
德州学院计算机系：刘树海
3-1概述
组合逻辑电路的特点
•从功能上
•从电路结构上
逻辑功能的描述
组合逻辑电路的分析方法
组合逻辑电路的设计方法
一、逻辑抽象
•分析因果关系，确定输入/输出变量
•定义逻辑状态的含意（赋值）
•列出真值表
二、写出函数式
三、选定器件类型
四、根据所选器件：对逻辑式化简（用门）
变换（用M S I）
或进行相应的描述（P L D）五、画出逻辑电路图，或下载到P L D
六、工艺设计
设计举例：
•设计一个监视交通信号灯状态的逻辑电路
设计举例：
1.抽象
•输入变量:红（R）、黄（A）、绿（G）
信号（Z）
2. 写出逻辑表达式
设计举例：
3. 选用小规模S S I 器件
4. 化简
5. 画出逻辑图
3-2若干常用组合逻辑电路 • 加法器
• 数值比较器 • 编码器 • 译码器 • 数据选择器 •
数据分配器
加法器
一、1位半加器
RAG RAG G RA AG R G A R Z ++++=''''''
逻辑图：
S i A i B i
C i
i i i
i i i i
i i i i A B S +=i
i i B A C =B
A ⊕=2. 全加器（F ull A dder ）
两个 1 位二进制数相加，考虑低位进位。
A i +
B i +
C i -1 ( 低位进位 )
= S i ( 和 ) → C i ( 向高位进位 ) 1 0 1 --- A 1 1 1 0 ---
B + --- 低位进位
1 0 0 1 0 1 1 1 1 1
-1-1-1- i i i i i i i i i i i i i C B A C B A C B A C B A S +++=1
111----+++=i i i i i i i i i i i i i C B A C B A C B A C B A C --- S
高位进位← 0
✓集成全加器
✓多位加法器
用74LS183构成的逻辑图：
3 3
超前进位加法器
基本原理：加到第i位
的进位输入信号是两
个加数第i 位以前各位 （0 ~ j -1）的函数，
可在相加前由A ,B 两数确定。
优点：快，每1位的和
及最后的进位基本同时产生。
缺点：电路复杂。
用加法器设计组合电路
• 基本原理：
若能生成函数可变换成输入变量与输入变量相加
若能生成函数可变换成输入变量与常量相加
例：将B C D 的8421码转换为余3码
思考：已知X 是3位二进制数（其值小于等于5），试用加法器实现Y =3X 数值比较器
• 用来比较两个二进制数的数值大小
一、1位数值比较器 A ,B 比较有三种可能结果
1
000000)(-++=C B A B A C []
10000011111)()(-++++=C B A B A B A B A C
3 2 1
3 A 3B 3A 2B 2A 1B 1A 0B 0C …
CMOS ：CC4008 TTL ： 74283 74LS283 8421 BCD 码 → 余 3 码
'
)(')(''
)(')(),,(,),(,),(B A Y B A B A B A Y B A B A B A AB Y AB B A B A B A B A B A ⊕=∴=*=∴===<*=∴===>*=<>10110101或同为则则
编码器
• 编码：将输入的每个高/低电平信号变成一个对应的二进制代码 • 普通编码器
1 位数值比较器
0 0 0 1 1 0 1 1 0 1 0
0 0 1 1 0 0
0 1
— 用与非门
A i
B L i G i M L i ( A > B ) G i ( A = B ) M i
( A < B )
i
i i B A M =i
i i B A L =i
i i i i B A B A G ⋅= i
i i B A M =i
i i i i B A B A G +== A i ⊙ B i
A B i
A i
B i
M i
G L i
G = (A 3⊙B 3)(A 2⊙B 2)
(A 1⊙B 1)(A 0⊙B 0) 4 位数值比较器
M = A 3B 3+ (A 3⊙B 3) A 2B 2
+ (A 3⊙B 3)(A 2⊙B 2) A 1 B 1+ (A 3⊙B 3)(A 2⊙B 2)(A 1⊙B 1) A 0B 0
L = M+G
A
B
•优先编码器
一、普通编码器
•特点：任何时刻只允许输入一个编码信号。
•例：3位二进制普通编码器
利用无关项化简，得：
二、优先编码器
•特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。
•例：8线-3线优先编码器
•（设I7优先权最高…I0优先权最低）
实例：
74H C148
控制端扩展功能举例：
•例：用两片8线-3线优先编码器
16线-4线优先编码器
其中，的优先权最高···
二-十进制优先编码器
•将编成0110~1110
•的优先权最高，最低
•输入的低电平信号变成一个对应的十进制的编码
•译码：将每个输入的二进制代码译成对应的输出高、低电平信号。
•常用的有：二进制译码器，二-十进制译码器，显示译码器等
真值表逻辑表达式：
集成译码器实例：74H C138
74H C138的功能表：
•利用附加控制端进行扩展
例：用74H C138（3线—8线译码器）
4线—16线译码器
二—十进制译码器
•将输入B C D码的10个代码译成10个高、低电平的输出信号
B C D码以外的伪码，输出均无低电平信号产生
•例：74H C42
用译码器设计组合逻辑电路
1.基本原理
3位二进制译码器给出3变量的全部最小项;。
n位二进制译码器给出n变量的全部最小项;
任意函数
将n位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于n的组合函数2.举例
例：利用74H C138设计一个多输出的组合逻辑电路，输出逻辑函数式为：
显示译码器
•1.七段字符显示器
如：
真值表卡诺图
B C D－七段显示译码器7448的逻辑图
7448的附加控制信号：（1）
•灯测试输入
7448的附加控制信号：（2）
•灭零输入
7448的附加控制信号：（3）
•灭灯输入/灭零输出
输入信号，称灭灯输入控制端：
无论输入状态是什么，数码管熄灭
输出信号，称灭零输出端：
只有当输入，且灭零输入信号时，
才给出低电平
因此表示译码器将本来应该显示的零熄灭了
例：利用和的配合，实现多位显示系统的灭零控制
•整数部分：最高位是0，而且灭掉以后，输出作为次高位的输入信号•小数部分：最低位是0，而且灭掉以后，输出作为次低位的输入信号数据选择器
一、数据选择器和数据分配器的作用
•例：“双四选一”，74H C153
•分析其中的一个“四选一”
例：用两个“四选一”接成“八选一”
•“四选一”只有2位地址输入，从四个输入中选中一个
•“八选一”的八个数据需要3位地址代码指定其中任何一个
二、用数据选择器设计组合电路
•1.基本原理
具有n位地址输入的数据选择器，可产生任何形式的输入变量不大于n+1的组合函数
数据分配器
•数据分配器与数据选择器相反，它是将一个信号从输入发送到选定的输出端。
•一位四路数据分配器的电路图
组合逻辑电路中的竞争-冒险现象
竞争-冒险现象及成因
一、什么是“竞争”
两个输入“同时向相反的逻辑电平变化”，称存在“竞争”
二、因“竞争”而可能在输出产生尖峰脉冲的现象，称为“竞争-冒险”。
三、2线—4线译码器中的竞争-冒险现象
消除竞争-冒险现象的方法
一、接入滤波电容
尖峰脉冲很窄，用很小的电容就可将尖峰削弱到V T H以下。
二、引入选通脉冲
取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的输出信号不会出现尖峰。
三、修改逻辑设计
例：
用m u l t i s i m分析组合逻辑电路
例:用m u l i t i s i m分析逻辑电路.找出电路的逻辑函数式和逻辑真值表。
本章小结。